このページの本文へ

前へ 1 2 3 次へ

ロードマップでわかる!当世プロセッサー事情 第79回

AMDのイベントで見えたBulldozerとBobcatの最新情報

2010年11月29日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷

Bobcatに関する情報はわずか
第1世代は40nmプロセスを使用

プレゼンテーション中に掲載されたBobcatコアの写真

プレゼンテーション中に掲載されたBobcatコアの写真

 Bulldozerと同様に、次世代モバイル向けCPUコア「Bobcat」に関しても若干のロードマップが公開された。上のダイ写真はBulldozerのことがあるので、どの程度信用できるかまったく不明だ。また内部アーキテクチャーに関しては、特に目新しい情報はなかったが、「40nmプロセスで配線層が10層」というのは、今回が初公開である。

Bobcatの特徴と構造図

Bobcatの特徴と構造図

 ISSCCの講演でも、Bobcatについてはセッション15(High-Performance SoCs & Components)の中で、「15.4 A Low-power Integrated x86-64 and Graphics Processor for Mobile Computing Devices」という論文が発表される予定だ。概要の方を読むと、以下のように書かれている。

Zacateは第1世代のFusion SoCで、x86 CPUとRadeon GPUを単一の40nmバルクCMOSダイに集積している。このSoCは内部バスアーキテクチャーをとり、電力削減を行ないつつ、パフォーマンスとメモリー帯域を最適化した。ファイングレインのパワーゲーティングとダイナミックな電圧/周波数スケーリング、およびディスプレーリフレッシュの改良が低電力オペレーションの鍵となった」

 概要ではこの程度で、中身はさっぱり不明である。こちらも来年2月の発表を待つしかないようだ。

 プレゼンテーションでは、Bobcatのロードマップも出ている。2012年はEnhance版、2013年にはNext Generation版が登場することになってるのだが、微妙なのは縦軸である。つまり絶対的な消費電力が段々減るといっているだけで、性能そのものがどうなるか、ここでは不明である。

Bobcatのロードマップ

Bobcatのロードマップ

 恐らくBulldozerとは異なり、性能改善に関するマイクロアーキテクチャーの変更はほとんどなく、むしろ(プロセス微細化を含めて)省電力性を追求していくものと思われる。プロセス微細化については、ロードマップも出ている。

AMDが利用する半導体製造プロセスのロードマップ

AMDが利用する半導体製造プロセスのロードマップ

 2010年末に、まずTSMCの40nmプロセスを使って量産が始まるが、2011年中旬には32nmが(米GLOBALFOUNDRIES社の32nm SOIかもしれない)、2012年にはGLOBALFOUNDRIESの28nmバルク(もしかすると台湾TSMC社)、2013年には20nmバルク(現時点ではどちらになるか不明)といった具合に、どんどん微細化が進むことになる。省電力性に関しては、こうしたプロセス微細化の影響がかなり大きな比重を占めるものと予測される。

 今回は2種類のCPUコアに関するアップデートを紹介したところで、次回はAMDの製品ロードマップを紹介したい。

前へ 1 2 3 次へ

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン