年末年始特別編3
2011年の新CPUコア「Bulldozer」「Bobcat」の姿
2010年01月11日 12時00分更新
明らかにされた情報から、Bulldozerの姿を読み解く
年末年始スペシャルの最後は、いよいよAMDの次世代コア「Bulldozer」「Bobcat」である。2009年11月に開かれた「Financial Analyst Day」でBulldozerの詳細が発表された直後から、いろいろな議論がネット界隈で駆け巡った。
まずAMDが公開した話をまとめると以下のようになる。
- 2つのスレッドを同時に実行できるが、SMT(Symmetric Multi-Threading)とは異なり、整数実行ユニットはスレッド間で共用されない。
- 整数演算は4命令のアウトオブオーダー。また2ロード/サイクルをスレッドごとに実現する。
- 浮動小数点演算は2スレッドで実行ユニットを共用する。
- FMAC4 & CVT16をサポートする。
問題はこの「4命令のアウトオブオーダー」の解釈である。当初、筆者はBulldozerはスレッドごとに4つの「ALU+AGU(ロード/ストアユニット)パイプ」を持つと理解した。後述するBobcatのプレゼンテーションが、ALUとロード/ストアで実行ユニットの表記を変えているのに対し、Bulldozerではスレッドごとに4つの「パイプライン」が並んでおり、これは均質なものに見えたからだ。
また、K6世代の2命令/サイクルから、K7→K8→K10と3命令/サイクルを狙ったアーキテクチャーを3世代にわたって改良してきているので、「次は4命令/サイクルを狙っても不思議ではない」と考えていた。しかも、ローエンドのBobcatが2命令/サイクルのアーキテクチャーで出てきており、K10と合わせれば2/3/4命令/サイクルのアーキテクチャーが揃う形になる。
ところが、これに関しては日本AMD経由で米AMDより、明確に「スレッドあたりALUが2つ、AGUが2つの合計4つである」という回答が帰ってきた。つまりIPC(命令/サイクル数)的にはちょっと逆戻りした感がある。だが、もう少し上の回答を突っ込んで考えると、もう少し深い狙いがある事が見えてきた。

この連載の記事
-
第748回
PC
早いペースで新コアIPを発表してRISC-Vを広めたSiFive RISC-Vプロセッサー遍歴 -
第747回
PC
コロナ禍の裏で中国で爆発的に増えたRISC-Vコアの出荷数 RISC-Vプロセッサー遍歴 -
第746回
PC
TOP500の1位に惨敗したスパコンAuroraの真の性能 インテル CPUロードマップ -
第745回
PC
ソフトウェアの壁が独立系プロセッサーIPベンダーを困らせる RISC-Vプロセッサー遍歴 -
第744回
PC
41社でRISC-V財団を創立 RISC-Vプロセッサー遍歴 -
第743回
PC
RISC-Vの仕様策定からSiFiveの創業までAsanovic教授の足跡をたどる RISC-Vプロセッサー遍歴 -
第742回
デジタル
Ryzen Threadripper 7000シリーズのターゲットはAMDの熱狂的なファン AMD CPUロードマップ -
第741回
PC
Meteor LakeのGPU性能はRaptor Lakeの2倍 インテル CPUロードマップ -
第740回
PC
Meteor LakeのNPU性能はGPUの7割程度だが消費電力が圧倒的に少ない インテル CPUロードマップ -
第739回
PC
Meteor Lakeで省電力なのはSoCタイルのEコアのみ インテル CPUロードマップ -
第738回
PC
Intel 4は歩留まりを高めるためにEUVの工程を減らしている インテル CPUロードマップ - この連載の一覧へ