このページの本文へ

前へ 1 2 3 4 次へ

ロードマップでわかる!当世プロセッサー事情第27回

PCI登場から440BXまで Intelチップセットの歴史 その1

2009年11月16日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/)

  • この記事をはてなブックマークに追加
  • 本文印刷

 前回のまとめに引き続き、今回よりインテルチップセットのロードマップを解説する。が、その前にまず「チップセットとはなんぞや」、という話を簡単に触れておく。

 下の図1は、IBM PC/ATの内部構成をだいぶ簡略化したものである。この当時、PC/ATを構成するには7つのチップと、DRAMコントローラーやそのほかの周辺回路が必要であり、これらは独立したチップを使っていた。構成部品はかなり多かったわけだ。

IBM PC/AT時代の内部構成図
図1 IBM PC/AT時代の内部構成図

 これがIntel486プロセッサーの時代になると、高性能化やデザインの容易さを考えて、だいぶ様相が変わった。図1では、メモリーを初めとする周辺回路が全部ISAバスにつながっている構造だったが、この構成ではCPUを高速化するとアクセスが間に合わなくなる。そこで80386が登場してしばらく後に、プロセッサーがつながる内部バスと、周辺回路をつなぐI/Oバスを分離しようという方向性に変わってくる。

 図2は486のケースであるが、内部バスにはキャッシュ/DRAMコントローラーのほか、ISA Bus Bridgeがつながり、周辺回路は全部ISA Bus Bridgeの先に追いやられる形になった。この内部バスとI/Oバスの分離は、486の世代でかなり進化する。

486時代の内部構成図 図2 486時代の内部構成図

 上の図2は典型的な486マシンの構成だが、CPUから出るプロセッサーバスにキャッシュ/メモリーコントローラとISA Bus Bridgeがつながり、周辺機器は全部ISA Bus Slot側に追いやられる形になる。もっとも、486の時代にはこのプロセッサーバスをそのまま拡張バスとする「VL-Bus」という規格がVESAで制定「されてしまい」、ここにグラフィックスカードなどのI/O Deviceがつながったので、完全な分離というには十分ではなかった。

 これが完全に分離されるのは、高速I/Oバスである「PCI」が登場してからで、図3の様な構造になる。つまりプロセッサーバスにはDRAM/キャッシュコントローラーとPCIバスブリッジのみが接続され、グラフィックスカードを始めとする高速デバイスは、全部PCIバスにぶら下がるようになった。低速デバイスはさらにPCI-ISAバスブリッジ経由で、ISAバスの先にぶら下がるという形だ。

PCI時代の内部構成図 図3 PCI時代の内部構成図

前へ 1 2 3 4 次へ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン