ロードマップでわかる！当世プロセッサー事情 第4回

Nehalem世代で迷走から脱出するXeonのロードマップ

MCMでのデュアル／クアッド化にも問題が

　Xeonが抱えたもうひとつの問題は、MCM(Multichip Module)構成である。図1では、ひとつのCPUパッケージにはひとつのCPUダイしか載っていないので問題なかったが、Pentium 4やCore 2では、MCMによるデュアルコア／クアッドコアCPUが登場した。こうしたマルチコアCPUを使った場合、実質的な構成は図2のようになる。

図2　MCM構成のデュアルコアCPUを使った場合のバス構造

　前述のとおり、P6バスやP4バスでは、CPUを最大4つまで接続できることになっているが、図2の構成だとXeon UPで2つ、Xeon DPでは4つ、Xeon MPで8つのCPUとなってしまい、事実上利用が不可能になる。そのため、Xeon DPがMCMを使ったクアッドコアCPUに移行した後も、Xeon MPはMCMを使わないデュアルコアCPUのみがラインナップされ続けるという時期が続いた。

図3　2本のFSBを持つチップセットを使った、Xeon MPのバス構成

　この問題について、インテルはXeon MP向けのみに、MCM構成を使わないデュアルコアCPU(Paxville-MP)やクアッドコアCPU(Whitefield)を開発した。しかし、Paxville-MPはXeon 7000シリーズ(7020／7030／7040／7041)として製品投入したものの、登場時期が遅かったこともあり、比較的短い製品寿命で終わってしまった。Whitefieldにいたっては、途中で開発中止となる始末だ。最終的には図3の様に、2本FSBを持つチップセットを投入することで、4ソケット構成を可能にしたが、もうこうなると共有バスである必要性そのものがあまりない。

　ちなみに技術的には、チップセットの側で工夫することで、より多くのCPUを接続したシステムもある。実際に、チップセットメーカーのServerWorks社は、Pentium Proを6つ接続できるチップセットをリリース、これを使った製品も存在した。Corollaryという企業がリリースした、8CPUを接続できる「ProFusion」というチップセットも存在した（当時の米コンパック社が製品リリースを発表している）。

　ただし、これらはいずれもP6バスの時代の話で、データレートの上がったP4バスの世代では、事実上4CPUが上限となっており、このあたりも共有バス方式のボトルネックと捉えられている。そんなわけで、Nehalemの世代ではついに共有バス方式のFSBを撤廃。「QPI」(QuickPath Interconncet)というまったく新しい接続方式を採用することになった。

(次ページへ続く)