このページの本文へ

テンシリカ、コンフィギュラブルプロセッサー開発用設計自動化ツール“V6”ツール群を発表

2005年01月24日 19時43分更新

文● 編集部 小西利明

  • この記事をはてなブックマークに追加
  • 本文印刷
V6の利点について説明する、米テンシリカ社テクノロジーエバンジェリストのスティーブン・リブソン氏
V6の利点について説明する、米テンシリカ社テクノロジーエバンジェリストのスティーブン・リブソン氏

テンシリカ(株)は24日、コンフィギュラブルなシステムオンチップ(SOC)の設計を支援する開発者向け設計自動化ツール群“V6”を発表した。同社の組み込み機器向け最新プロセッサーコア“Xtensa(エクステンサ)LXプロセッサ”に対応し、プロセッサーの設計期間を大幅に短縮する。

同社の提供するSOCは、1チップ内に平均6個のコンフィギュラブルプロセッサーに加えて、メモリーやI/Oなどを搭載するプロセッサーで、デジタル家電やネットワーク機器、携帯端末の機能プロセッサーとして利用されている。同社ではハードワイヤードで機能を構成したSOCやアーム(株)、米ミップス・テクノロジーズ社のプロセッサーに対し、Xtensa LXプロセッサは他社製より9倍近く高速で、ハードワイヤードとも同等の速度を発揮できるとしている。今回発表されたV6ツールは、Xtensaプロセッサを使ったSOCの設計期間を短縮するための設計用ソフトウェアセットである。主な構成要素は以下のとおりで、いずれも統合された開発環境“Xtensa Xplorer設計環境”内で動作する。



同社が提示したベンチマークテスト結果。デジタルカメラやデジタル家電向けのプロセッサーを想定したパフォーマンステスト
同社が提示したベンチマークテスト結果。デジタルカメラやデジタル家電向けのプロセッサーを想定したパフォーマンステスト
Xtensa C/C++コンパイラ(XCC)
C/C++言語で書かれたASICの機能を、Xtensa LXプロセッサ向けに最適化するコンパイラー。
V6 ISS(Instruction Set Simulator、命令セットシミュレーター)
XCCなどで作成されたコードを検証し、パフォーマンス解析を行なうツール。Xtensaプロセッサのパイプラインを正確にシミュレートできる。
XPRESコンパイラ
C/C++言語で書かれたプログラムを元に、プロセッサーのパフォーマンス向上のために最適化されたVerilog(ハードウェア記述言語の1種)風の拡張命令“TIE(Tensilica Instruction Extension)命令”を生成するコンパイラー。
Xtensaプロセッサ・ジェネレータ
TIE命令などを元にSOCのハードウェア設計を行なうサービス。同社ウェブサイト上で運用されている。
V6ツールを用いたプロセッサー設計の流れ図
V6ツールを用いたプロセッサー設計の流れ図

同社テクノロジーエバンジェリストのスティーブン・リブソン(Steven Leibson)氏はV6ツールの利点について、VHDL(Very high speed integrated circuit Hardware Description Language)のようなRTL言語を用いた論理回路開発が6~9ヵ月かかるところを、すでに回路のアルゴリズムさえあれば、自動化機能を備えたV6ツールを用いることにより、1日でカスタム化されたXtensaプロセッサを開発できるとしている。基本的な設計作業の流れとしては、XCCで目標とするプロセッサーを設計し、ISSでパフォーマンス解析を行ない、XPRESコンパイラで最適化のための拡張命令を作成して、プロセッサ・ジェネレータに渡すという流れになる。

V6ツールでのポイントは、新しいV6 ISSにある。他のコンフィギュラブルプロセッサー向けのISSでは、命令レベルでのシミュレーションしか行なえず、高パフォーマンスが要求されるハードワイヤードの論理回路の置き換えのシミュレーションや、エラーや割り込み、例外処理などを正確にシミュレーションできなかった。これをコンフィギュラブルプロセッサー用としては初めて、プロセッサーのパイプライン内までシミュレーションすることで、プロセッサーの動作を完全に把握できるとしている。

Xtensaプロセッサの基本構成で十分なパフォーマンスが出ると解析されたならばXPRESコンパイラによる最適化は必要ないとするが、さらなるパフォーマンスを求める場合は、XPRESコンパイラでさまざまな構成を生成して、必要なゲート数の大小(コストに大きく関わる)とパフォーマンス向上の割合を比較、開発者は最適と思われる構成を選択できる。XPRESコンパイラによる最適化の例として提示された資料では、MPEG-4エンコーダーチップの設計の際、約183万通りの構成を30分で生成し、3倍の処理性能の向上を果たした設計を行なえたとしている。

リブソン氏が指摘する、既存のカスタムSOC設計の問題点 同社のコンフィギュラブルプロセッサーを用いたSOCのブロックダイアグラムのイメージと利用用途
リブソン氏が指摘する、既存のカスタムSOC設計の問題点同社のコンフィギュラブルプロセッサーを用いたSOCのブロックダイアグラムのイメージと利用用途
XPRESコンパイラによる最適化の例。多くの構成を自動で生成し、開発者は時間をかけずに最適な構成を選択できる
XPRESコンパイラによる最適化の例。多くの構成を自動で生成し、開発者は時間をかけずに最適な構成を選択できる

価格は、V6ツールのうちXCCやV6 ISSなどを含む『Tensilica Processor Developer's Toolkit』は、1セットあたり年間使用料9000ドル(約92万7000円)。XPRESコンパイラは年間使用料10万ドル(約1030万円)、開発者が定義した独自の命令セット拡張をコンパイルする『TIEコンパイラ』が年間使用料1万ドル(約103万円)。

カテゴリートップへ

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン