Prescottは何を狙っているか
90nmで1MBキャッシュのPrescottは、Intelの最終兵器としてここ2年ほど多くのPCユーザーの注目を集めてきた。キャッシュ倍増によるさらなる基本性能アップを、約束された未来のように心待ちにしていた人にとっては、ここまでのPrescottの性能は、期待に届かなかっただろう。
その原因として、1次、2次キャッシュのレイテンシが大きくなったことが挙げられる。たいして性能も上がらないのにわざわざたくさんのトランジスタを使って、投資効率が悪すぎる、とも思える。しかし、わずか8KBのキャッシュを16KBにするのに、レイテンシを2も増やさなくてはならないだろうか。2次キャッシュも、すでに十分大きな512KBのキャッシュを2倍にするにあたって、10クロックも余分に必要なものなのだろうか。あえてこうしたことの裏に、Prescottの狙いが見えてくる。
CPU内キャッシュのレイテンシとは、結局それを内部パイプラインの何ステージを使ってアクセスするかによって決まる。今までは1次キャッシュは2クロックだった。3GHzのプロセッサにおいては、1次キャッシュは0.66nsで答えを返していたことになる。
この条件は、Prescottが高速化するほどシビアになる。4GHzなら2クロックは0.5ns、5GHzなら0.4nsという短い時間になる。もしキャッシュの反応速度がこの前提に付いてこられなくなったら、1次キャッシュのレイテンシ＝2として設計されているCPUコアを設計しなおす必要がある。
たぶん、1次キャッシュを16KBにしたことで、2クロックのレイテンシを維持するのはいっそうチャレンジングにはなっていたのだろう。しかし、そこで3クロックではなく4クロックにした＝つまり、1次キャッシュのアクセスにパイプラインの4ステージを割り当てたということは、逆算すれば、今の反応速度0.66nsのメモリでも6GHzまで耐えられるように条件を緩和したということだ。つまり、6GHz時代までは、コアの再設計をせずとも、ラクラクと動けるようにしたということになる。
キャッシュメモリアクセス部分のパイプラインステージをここまで伸ばしたということは、命令実行部分でも同じようなパイプライン延長があったと考えるのが自然だ。これについてはいずれ、テストプログラムによって検証したいと考えているが、少なくともメモリのレイテンシ増大だけを見ても、IntelがどれほどPrescottを高クロック対応にしようとしたかがよくわかる。
この、極端なまでのパイプライン細分化と、登場直後のスピード面の印象の曖昧さは、Pentium 4を連想させる。Pentium 4は、1.5GHzというびっくりするようなクロックで登場はしたものの、性能のほうは、特に当時テストの主流だったオフィスアプリケーションの動作では、クロックにして数百MHzも低いPentium IIIの上位レベルと同程度だったり、場合によっては負けたりもしていた。それに比べれば、Prescottは、同クロックの前世代コアと対等以上の勝負なのだから、インテルとしてははるかにうまくコア変更を乗り切れたと言えるのではないだろうか。
Pentium 4登場後、時代はインテルが考えたとおり、高速CPUが必要な処理は3Dゲームとマルチメディアデータ処理が主役になり、当時としては何もそこまで、と思うほど細かい20段パイプラインを備えたPentium 4は、スムーズに2GHzオーバーを実現したことで見事に時代の寵児となった。今回Prescottはふたたび、余裕を持ったパイプライン構造に切り替えて、一気のクロックアップを狙っている。
Athlon 64-3200+ ≒ P4 3.2GHz ≒ Prescott 3.2GHz という関係からすると、最上位の3.4GHz版Prescottも、Athlon 64-3400+を大きく上回る可能性は低い。デビュー現在の今だけを見れば、Prescottはとりあえずなんとか3400+対抗になったにすぎない。しかし、たぶんそう遠くない将来、超高クロック対応に作り替えられたコアがその真価を見せつけてくるだろう。
