このページの本文へ

日立、750MHzクロックで144Mbitの容量を持つ“キャッシュDRAM LSI”を開発

2003年02月10日 23時48分更新

文● 編集部

  • この記事をはてなブックマークに追加
  • 本文印刷

(株)日立製作所は10日、動作クロック周波数が750MHzで、容量が144Mbitの“キャッシュDRAM LSI”を開発したと発表した。これは高速アクセスが可能だが集積度を上げるのが難しいSRAMの代わりに、ゲート長0.18μmのDRAM混載プロセスを採用し、大容量DRAMとCMOS論理回路を同一チップ上に混載することで動作周波数を上げ、容量を増やしたもの。同社では次世代の高性能サーバー用に開発したという。

“キャッシュDRAM LSI”動作クロック周波数750MHz、容量144Mbitの“キャッシュDRAM LSI”

“キャッシュDRAM LSI”は、DRAM部のランダムアクセスタイムが8.0ns、シーケンシャルアクセスタイムが5.3ns、内部のピーク転送速度が毎秒48GBとハイエンドプロセッサーに対応できるのが特徴。LSIの不良をチェックするための新開発のテストエンジン(高速テストパターン発生回路/判定回路)を内蔵し、自己テストが行なえるため、高速大容量メモリーのテスト効率が向上したという。テストパターンの発生回路には、2種類のマイクロプログラム(テストシーケンスを記述するための“マイクロコード”、テストパターンのタイミングを制御する“ナノコード”)による制御方式を採用したとしている。

カテゴリートップへ

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン