このページの本文へ

米ザイリンクス、PowerPCとGbitシリアルトランシーバーを内蔵した新FPGAを発表

2002年03月05日 00時15分更新

文● 編集部 佐々木千之

  • この記事をはてなブックマークに追加
  • 本文印刷

米ザイリンクス社は4日(現地時間)、最大でPowerPC 405コア4個と3.125Gbpsのシリアルトランシーバー16個を内蔵する新FPGA(※1)『Virtex-II Pro(バーテックスツー プロ)FPGAファミリー』を出荷開始したと発表した。0.13μmの9層銅配線プロセス技術で製造する。動作電圧は1.5V。

FPGA(Field Programmable Gate Array):ASIC(特定用途向けIC)の一種で、ユーザーが設計した回路を電気的に書き込んで(プログラミング)、任意の機能を持ったICを作成できるデバイス。一度書き込んだ後で再プログラミングも可能。PLD(Programmable Logic Device)ともいう。SRAMがベースで、電源を切ると回路情報が失われるものをFPGA、FlashROMベースで、電源を切っても回路情報を保持しているものをCPLD(Complex PLD)として区別する。

『Virtex-II Pro XC2VP50』
『Virtex-II Pro XC2VP50』パッケージ。PowerPCコア4個、マルチギガビットシリアルトランシーバー16個を内蔵する

Virtex-II Pro FPGAは、2001年に発表したFPGAである『Viertex-II』のアーキテクチャーをベースとした製品で、製造プロセスを0.15μmから0.13μmにしたほか、FPGAとして初めて米IBMのPowerPCコアと(2Gbps以上の)マルチギガビットシリアルトランシーバーを内蔵したことが最大の特徴。内蔵するPowerPCコアとシリアルトランシーバーの数により、5種類の製品があり、ロジックセル数は3168~5万832となっている。

ザイリンクスは米IBM社と2000年7月に、民生向け次世代ICに関して協業し、PowerPCコアをVirtex-II FPGAに組み込むと発表しており、今回発表したVirtex-II Proはその協業の成果となる。製造についても、米IBMの持つ最先端の0.13μmの9層銅配線プロセスLow-k(低誘電率)技術を利用している。内蔵するPowerPCコアは組み込み機器向けに実績のある32bit RISCプロセッサーコア『PowerPC 405-300MHz』で、420DMIPS(DhrystoneMIPS)の性能を持つ。

『Virtex-II Pro FPGA』ダイ画像
『Virtex-II Pro FPGA』のダイ。プロセッサーコアの上に5層のメタル層があるので、どこにプロセッサーコアがあるかはまったく分からないという

ザイリンクスによると、PowerPCコアをFPGAに内蔵すること自体が初めてのことだというが、単にFPGAのロジックセル/ファブリックの横にコアブロックを配置したのではなく、同社が開発した“IP-Immersion(アイピーイマージョン)”技術によって、“完全に埋め込まれた”状態になっている。具体的には、9層のメタル層のうち、ハードウェアIPブロック(この場合はPowerPCコア)をシリコン基板上から第4層目までに配置し、その上にさらに5層のメタル層を施すというもの。このIP-Immersion技術によって、プロセッサーコアをロジック/メモリーアレイの中に配置することができ、高速な通信が可能になるとしている。

また、シリアルトランシーバーは米マインドスピード・テクノロジーズ社(※2)との協業により、米マインドスピードの高速・低消費電力CMOSトランシーバー技術“SkyRail(スカイレール)”をベースとした“RocketIO(ロケットアイオー)マルチギガビットトランシーバー”となっている。Virtex-II Proには、RocketIOトランシーバーを4ないし16個内蔵するが、1個のRocketIOは3.125Gbpsの帯域幅を持っており、4個まとめると10Gbpsのデータレートをサポート可能という。16個では50Gbpsのシリアル帯域幅を持つことになり、“OC-768”(※3)をサポートするほか、“XAUI(ザウイ)”“3GIO(スリージーアイオー)”“Infiniband(インフィニバンド)”“RapidIO(ラピッドアイオー)”(※4)などの次世代I/O技術にも対応可能という。

※2 米マインドスピード・テクノロジーズ社は、米コネクサント・システムズ社のネットワークアクセス部門が2001年1月に分離独立した会社。なお、米コネクサント・システムズは、1999年1月に、米ロックウェル インターナショナル社から半導体部門が独立したもの。

※3 OC-768:光ファイバーを使ったデータ転送インターフェース規格で、毎秒40Gbitの伝送速度を持つもの。

※4 XAUI(10Gbit Attachment Unit Interface)は10Gbit Ethernetのためのインターフェース仕様。3GIOは米インテル社などが策定している次世代のパソコン/サーバー向けシリアルI/Oインターフェース規格。Infinibandはサーバー間の高速データトランザクションのためのI/Oインターフェース規格。RapidIOは米モトローラ社、米シスコ・システムズ社などが策定している、イントラネットシステム向けネットワークアーキテクチャー。

Virtex-II Proの開発ツールは、無償のGNUベースのツールのほか、米ウインドリバーシステムズ社からOEM供給を受けたRTOS『VxWorks』とGUIをサポートした開発ツールが利用できる。ザイリンクスによると、米ウインドリバーが開発ツールをOEM供給するのはこれが初めてのことという。

Virtex-II Proファミリーは、PowerPCコアを搭載せずRocketIO4を個搭載する『XC2VP2』、PowerPCコア1つとRocketIOを4個搭載する『XC2VP4』、PowerPCコア1つとRocketIOを8個搭載する『XC2VP7』、PowerPCコア2つとRocketIOを8個搭載する『XC2VP20』、PowerPCコア4つとRocketIOを16個搭載する『XC2VP50』からなる。各製品はパッケージの違いによりさらに数種類に分かれる。XC2VP4、XC2VP7、XC2VP20はサンプル出荷中で、XC2VP2とXC2VP50は第3四半期にサンプル出荷開始予定。サンプル価格としては『XC2VP4 6FG256CES』が375ドル(5万625円)、『XC2VP7 6FG456CES』が597ドル(6万7095円)などとなっている。

ザイリンクスではVirtex-II Proファミリーを、システムそのものを構築できるデバイスとして“プログラマブル システム プラットフォーム”と呼んでいる。Virtex-II Proはプロセッサーコアとシリアルトランシーバーを内蔵するため、これまでFPGAが使われてきた市場だけでなく、組込用プロセッサー市場や、ネットワークトランシーバー市場などにも食い込んでいける製品であるとしている。

カテゴリートップへ

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン