シャープ、4チップを積層化した半導体パッケージを開発

シャープ(株)は27日、4チップを積層化したパッケージ“4チップ・スタックドCSP(4チップ積層化CSP)”を開発したと発表した。12月に複合メモリーの量産出荷を開始し、携帯電話や携帯情報端末向けに販売するという。

4チップ・スタックドCSPの内部構造

新パッケージは、LSIチップの薄型化技術(薄型ウエハー研磨技術)、同一サイズのチップを積層するスタック技術、高精度のワイヤボンディング技術により製造され、実装面積は8×11mmで、従来のスタックドCSPに比べて約2分の1になるという。当初、フラッシュメモリーとRAMを搭載した複合メモリーとして量産を開始し、その後、複合メモリーの大容量化だけでなく、ロジックLSIを含めたラインアップの拡充を図るという。

なお、同社は今後、積層化したCSPを“スタックド・システム・インテグレーション・パッケージ”と総称するとしている。

• ニュースリリース