このページの本文へ

次々世代半導体技術の開発をめざす“半導体MIRAIプロジェクト”が始動

2001年07月25日 05時11分更新

文● 編集部 佐々木千之

  • この記事をはてなブックマークに追加
  • 本文印刷

独立法人産業技術総合研究所(産総研)(※1)の次世代半導体研究センター(ASRC)(※2)と技術研究組合超先端電子技術開発機構(ASET)(※3)は24日、次々世代半導体技術の開発を目的とする“半導体MIRAIプロジェクト”が、特殊法人新エネルギー・産業技術総合開発機構(NEDO)(※4)の次世代半導体技術・プロセス基盤技術開発プロジェクトとして採択されたと発表した。

※1 独立法人産業技術総合研究所(産総研)は、電子技術総合研究所(電総研)など旧通産省工業技術院傘下の15の研究所と、計量教習所の計16機関が1つの研究所に統合したうえで2001年4月に独立行政法人になったもの。

※2 次世代半導体研究センター(Advanced Semiconductor Research Center:ASRC)は、半導体技術の重要な課題に対応する目的で産総研の中に、7年間の期限付きで設けられた組織。

※3 技術研究組合超先端電子技術開発機構(Association of Super-Advanced Electronics Technologies:ASET)は、技術研究組合法に基づいて'96年に認可された法人。半導体関連、磁気ディスク関連、液晶関連の次世代、次々世代技術の研究開発を行なっている。

※4 特殊法人新エネルギー・産業技術総合開発機構(Energy and Industrial Technology Development Organization:NEDO)は、'80年に設立された特殊法人。新エネルギー、省エネルギー技術開発と導入の促進、産業技術の研究開発関連事業を行なっている。

ASRCセンター長で、半導体MIRAIプロジェクトのプロジェクトリーダーを務める廣瀬全孝氏
ASRCセンター長で、半導体MIRAIプロジェクトのプロジェクトリーダーを務める廣瀬全孝氏

半導体MIRAI(Millennium Research for Advanced Information Technology)プロジェクトは、NEDOが経済産業省からの資金をもとに委託先を公募した平成13年度新規事業“次世代半導体材料・プロセス基盤技術開発プロジェクト”に応募して、18日に委託先として決まった、産総研とASETの共同研究体。

次世代半導体材料・プロセス基盤技術開発プロジェクトは、情報通信の高機能化、低消費電力化要求を満たすシステムLSIのための、半導体の微細化に対応した半導体プロセス基盤技術の開発を目的としている。

現在の半導体材料を使う限り、このまま微細化を進めても、消費電力や処理速度が改善されないという問題を抱えているという。現時点での推計によると、2008年頃と予想される70nm(0.07μm)プロセスにおいて、現在のLSIと比較して消費電力は約3桁増加し、処理速度は数倍劣化する。(※5)また、2011年頃と予想される50nm(0.05μm)プロセスにおいては、消費電力は約4桁増加し、処理速度は約1桁の劣化が予想されるとしている。

※5 消費電力の増加は、トランジスターに使われる絶縁膜(現在はSiO2)が薄くなることによる漏れ電流の増大による。処理速度の低下は配線による信号の遅延が原因で起こるという。

半導体MIRAIプロジェクトにおいては、これらの問題を解決するために、5つの研究テーマに絞って、第1期3年、第2期4年の7ヵ年プロジェクトとして行なう計画。取り上げる研究テーマは以下の通り。

高誘電率(High-k)材料ゲートスタック技術
トランジスターのゲートに使う絶縁膜として誘電率の高い新材料を開発し、トランジスターの高性能化と漏れ電流の低減による低消費電力化に必要な技術開発
低誘電率(Low-k)材料配線モジュール技術
LSIの配線層間の絶縁膜として誘電率の低い新材料を開発し、配線容量を小さくすることで遅延時間を小さくし、高信頼で高速な信号伝達を可能にする技術開発
新構造トランジスターと計測解析技術
トランジスターの電流駆動能力を高める技術、極浅接合形成のためのドーピング技術、半導体の不純物分布計測技術の発展の方向を実証的に提示
リソグラフィー/マスク計測技術
50nm技術世代のリソグラフィーに必要なマスク欠陥検出・同定技術、微笑寸法計測技術の開発
回路システム技術
50nm技術世代のLSIにおける高速化や低消費電力化を可能にする回路システム基盤技術開発。LSI内部における信号の遅れを、LSI内部に調整用の回路を入れることでLSI製造後に調整して、歩留まりの向上を図る技術の開発

半導体MIRAIプロジェクトは、つくば研究学園都市に建設中のつくばスーパークリーンルーム産官学連携研究棟(今年度中に完成予定)と、産総研筑波研究センターに、ASRCとASETに所属する研究者を集結して研究開発にあたる。なお、半導体MIRAIプロジェクトは、(社)電子情報技術産業協会(JEITA)半導体幹部会が推進している、次世代の100~70nmSoC(System on Chip)技術確立のための研究プロジェクト“プロジェクト あすか”(※6)と連携し、あすかからの企画に沿った基礎研究をMIRAIで行ない、その成果をあすかにフィードバックするといった研究開発分担を行なうという。

※6 2000年9月に発表した、民間企業による半導体先端技術共同開発計画。(株)半導体先端テクノロジーズ(Selete)と(株)半導体理工学研究センター(STARC)の2つの研究組織からなる。参加企業は富士通(株)、(株)日立製作所、松下電器産業(株)、三菱電機(株)、日本電気(株)、沖電気工業(株)、ローム(株)、サムスン電子(株)、三洋電機(株)、セイコーエプソン(株)、シャープ(株)、ソニー(株)、(株)東芝。

ASRCセンター長で、半導体MIRAIプロジェクトのプロジェクトリーダーを務める廣瀬全孝氏は、「産学官や年齢での区別なく、すべてが研究者の立場で、新しいコンセプトやアイデアを競争させて発展させる環境にする。これによって世界に通用する研究のプロフェッショナルを育て、日本の半導体産業発展の大きな柱としたい」という。

記者からは、「国の資金で行なった研究ではあまり成果が見られないようだが?」という質問が出たが、廣瀬氏は「過去のプロジェクトでは責任の所在が曖昧だったことが多かったように思う。半導体MIRAIプロジェクトにおいては、プロジェクトリーダーが全責任を持って行なう。プロジェクトに参加していただく技術者は、ひとりひとりすべて面接して、意欲のある人だけを集めた」「経験的なものではない、論理的な研究開発を行なって、3年間で成果を出す。こうした研究においては、世界のトップに出ないと意味がない」と、数年で世界のトップレベルの成果をあげるとアピールした。

半導体MIRAIプロジェクトの研究によって、次々世代のLSIにおける問題の解決に、日本が大きな貢献をできることを期待したい。

カテゴリートップへ

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン