米IBM社は11日(現地時間)、銅配線技術やシリコン・オン・インシュレーター(SOI)(※1)などの半導体製造技術を統合し、さらに低誘電体層間絶縁膜(※2)を改良して、“CMOS 9S”と呼ばれる0.13μmプロセス製造技術を開発し、この技術を使った半導体製造を開始したと発表した。
※1 SOI:半導体を形成する際に、シリコンウエハーの上に薄い絶縁膜を作り、その上に半導体を形成する技術。半導体部分とシリコン部分の間に小さなコンデンサーができてしまうのを防ぎ、高速・低消費電力化が図れるというもの。※2 低誘電体層間絶縁膜(low-k)。チップ上の銅配線回路をシールドすることで、回路間の混信を防ぐという技術。
現在IBMは、CMOS 9Sによって多様な半導体チップを試験製造しており、2001年の早期に製品出荷を予定している。CMOS 9Sによって作られたトランジスターは最大35％パフォーマンスが向上するという。
このCMOS 9S技術を使った製造ラインは、米ニューヨーク州フィッシュキルのIBM半導体研究開発センター(SRDC)の試験生産ラインに設置されている。2001年早期に米バーモント州バーリントンの半導体工場で大量生産ラインに移す予定で、今後予定されている64bitプロセッサー『POWER4』プロセッサーの製造に利用されるとしている。
なお、0.13μmプロセス技術による半導体製造は、半導体メーカー各社が早期の導入を目指しており、米インテル社と台湾のTSMCが来年春にも本格的製造を開始するとアナウンスしている。
