インテル(株)とアナログ・デバイセズ(株)は5日、都内で記者説明会を開催し、'99年2月に開始した、次世代DSPアーキテクチャーの共同開発の成果として“マイクロ・シグナル・アーキテクチャ”の開発に成功、この11月にコアの製造を開始したと発表した。この説明会は米国時間の5日に米国ニューヨークで行なわれた、米インテル社と米アナログ・デバイセズ社の発表を受けてのもの。
両社は'99年2月から、約80名の専任エンジニアーによる共同開発チームを結成し、米国テキサス州オースチンを中心に、マサチューセッツ州ノースウッド、ニューハンプシャー州ナシュア、インドのバンガロール、スコットランドのエジンバラで開発を行なってきたという。
 | 米アナログ・デバイセズ、ジョイント・デベロッピング・マネージャーのマーク・ギル氏 |
|---|
今回発表されたマイクロ・シグナル・アーキテクチャーは、今後登場することが予想される携帯電話端末において、通信タスクをこなしながら動画や音声などのデータ処理を行なうために最適化されたアーキテクチャー。DSPにマイクロコントローラーの機能であるプロテクション機能やアドレッシング機能などを持たせ、C言語/C++言語を使用するツールを用意して、従来の「DSPにないプログラミングのしやすさを実現した」(米アナログ・デバイセズ、ジョイント・デベロッピング・マネージャーのマーク・ギル(Mark Gill)氏)としている。駆動時に周波数と電圧の両方を制御する“ダイナミック・パワー・マネージメント”により、3分の1の性能で動作させた際に、消費電力は100％性能時の10分の1で済むという。また、MP3ファイルやMPEG-4ファイルの再生に使われるマルチメディア命令のセットを備えている。
マイクロ・シグナル・アーキテクチャーは、MAC(Media Access Controller)、ALU(Arithmetic and Logical Unit)、シフター機能などで構成されるが、実際の製品に搭載される個数は製品の世代によって異なる。今回の構成はMAC×2、ALU×2、バレル・シフター×1。MACはそれぞれ1クロックで16bit×16bitの乗算と40bitの積算(乗算結果の加算)が可能。ALUは40bitで、8bit、16bit、32bitまたは40bitのデータ演算が行なえる。2つあるMACとALUは同じ命令で同時に動作させることができるとしている。
このマイクロ・シグナル・アーキテクチャーに基づく製品は、インテル、アナログ・デバイセズの両社から12ヵ月以内にそれぞれ提供される予定。初期サンプル製品の周波数は300MHzで、毎秒600 MMACS、336 Dhrystone 2.1 MIPSの性能としている。両社の共同開発は今後も続けられ、2年以内に動作周波数1GHzの製品を予定しているという。またこのアーキテクチャーは、各社が他社に対してライセンスを与えることもできるとしている。
 | インテルの通信技術本部ワイヤレス・コンピタンス・センター部長の内海弦氏 |
|---|
インテルでは携帯電話や通信機器向けのアーキテクチャーとして“XScale”アーキテクチャーを8月に発表している。今回発表されたマイクロ・シグナル・アーキテクチャーと、XScaleとの違いについて、は「インテルとしては、今回のマイクロ・シグナル・アーキテクチャーは携帯電話の無線通信処理のためのものと考えている。XScaleは通信に特化しない情報処理のためのアーキテクチャー」と両者を区別している。
