このページの本文へ

東芝、従来の10分の1にあたる0.13mm厚の半導体パッケージを開発

1999年03月23日 00時00分更新

文● 報道局 白神貴司

  • この記事をはてなブックマークに追加
  • 本文印刷

 (株)東芝は、厚さが0.13mmの半導体パッケージ技術、“ペーパー・シン・パッケージ(Paper Thin Package:以下PTP)”を開発したと発表した。従来の薄型パッケージ技術であるTSOP(Thin Small Outline Package:厚さ約1.2mm)に比べ、およそ10分の1の厚さと重さを実現したという。同社はこの技術の開発のために、薄型チップ製造技術として、“先ダイシング技術”を開発、従来200μmが限度とされたチップの厚さを50μmまで縮小することに成功したという。PTP技術は、スマートメディアの大容量化、メモリー・ロジック混載システム、非接触型ICカードなどに応用できるとしている。

カテゴリートップへ

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン