このページの本文へ

Intel Developer Forum速報 Vol.3―Intel、サーバー向け高速I/O開発を表明―

1998年09月17日 00時00分更新

文● 報道局 河村康文

  • この記事をはてなブックマークに追加
  • 本文印刷

●I/Oアーキテクチャのブレイクスルーを開発中

 「Intel Developer Forum」2日目の朝8時からのキーノートスピーチに、Intel社エンタープライズサーバグループ担当副社長のJohn Miner氏と同社モバイル&ハンドヘルド製品グループマネージャーのRobert Jecmen氏が登場した。

エンタープライズサーバグループ担当副社長のJohn Miner氏
エンタープライズサーバグループ担当副社長のJohn Miner氏


 Miner氏のスピーチは「Advancing Intel Based Server」というタイトルが付いており、Intelプロセッサベースのサーバマシンの現状と将来に関するプレゼンテーションだ。

 彼の立場からすれば、たとえばTPC-CやTPC-Dといったベンチマークテスト(共にTransaction Processing Councilによるベンチ。http://www.tpc.org/)結果を引用して、Intelアーキテクチャ(Xeonプロセッサと言ってもいい)がSPARC、PowerPC、Alpha、MIPS、PA RISCといったコンペティターと比較してプライスパフォーマンスで2倍から6倍も優れているといったような話を次々並べるのはいかにもやりそうだし、実際そうだった。

SPARC、PowerPC、Alpha、MIPS、PA RISCなどの競合プロセッサとIntelアーキテクチャのプライスパフォーマンスを比較する図
SPARC、PowerPC、Alpha、MIPS、PA RISCなどの競合プロセッサとIntelアーキテクチャのプライスパフォーマンスを比較する図


 注目されるのは、一般的に4~8CPUのマルチプロセッシング、ストレージのホットスワップを含むホットメンテナンスなどのスペックを備えるSHVサーバにおけるI/Oパフォーマンスに関するIntelのディレクションだ。

 ここでMiner氏はIntelの基本姿勢として、

・次世代技術に関しては業界他社と協調して研究する
・製品は現在開発進行中である
・今日の既存技術の上に構築される

 と述べ、さらに「I/Oアーキテクチャにおけるブレイクスルーを開発中である」と言ったのである。しかも、そのときのPowerPointのスライドにはその個所が赤の白抜きで特筆大書されていた。

「I/Oアーキテクチャにおけるブレイクスルーを開発中である」と赤地に白抜きで大書してある
「I/Oアーキテクチャにおけるブレイクスルーを開発中である」と赤地に白抜きで大書してある


 これが先般のIBM、Compaq、Hewlett-Packard社による次世代バス「PCI-X」策定の動きを意識したものであるのは明らかだ(「PCI-X」についてはコラム:「塩田紳二のIntel Espresso 11杯目「AMR」と「MDC」に込められたインテルの戦略」参照)。

 この件に関してより詳しい情報がhttp://developer.intel.com/design/servers/future_server_ioにあるので、興味のある方は参照されたい。

●4-way Mercedプロセッサのサーバはこうなる

 さらにMiner氏はMercedプロセッサを4個搭載した製品の参考例として、7Uのラックマウントシャーシに66MHz、64bitのPCIホットプラグ、リダンダントなホットプラグ電源によるパワーサプライ、ホットプラグ冷却ファン、WfM 2.0準拠といったスペックを持つサーバを紹介した。

 またOSについては、IA-32プラットフォームではWindows NT、Solaris、Linux、Netware、UnixWare、IA-64プラットフォームではこれらにDECとHPが加わって、両プラットフォームにこれらOSが提供されるよう各OSベンダーと協調して開発中と報告された。

4-way Mercedのサーバ
4-way Mercedのサーバ

カテゴリートップへ

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン