【Xilinx Expo2000 Vol.2】デバイスから、設計ツール、測定機器まで(展示会編)

ザイリンクス(株)は6月22日、東京・港区の東京全日空ホテルにおいて、同社の製品やソリューションを一堂に集めたイベント“Xilinx　Expo2000”を開催した。同社のテクノロジーを中心に、ソフト、ハード、IPコアベンダーなどのパートナー企業、販売代理店が20社ほど集まり、ワークショップや、製品の紹介、製品展示をした。このイベントは28日に、大阪全日空ホテルでも開催される予定。本稿では展示品の中からいくつかをピックアップして紹介する。

設計開発者であふれた展示会場。熱心に説明員 に質問する姿もあちらこちらに

ザイリンクスの重要戦略のひとつ、NRCもデモ

本イベントの主催であるザイリンクス(株)のコーナーでは、同社の一連のデバイス製品群や、設計ツール、アプリケーションのデモンストレーションが行なわれた。

	FPGAとCPLDデバイスとしておなじみの、『Virtex-EM』、『Spartan-II』、『CoolRunnerXPLA3』を展示

特にCoolRunnerのコーナーでは、お酒を利用した“ボルタの電池”の原理から起電力を発生させ、同デバイスを搭載したボードを動かすデモが行なわれた。これ以外にもアプリケーションの事例として、CoolRunner搭載の低消費電力型“MP3プレイヤー”を展示。CoolRunnerのデモはインパクトが強いようで、常に人だかりができていた。オー・イー・エル(株)のコーナーでは、同製品のロゴにもなっている“グレープフルーツ”を利用したデモも行なわれていた。

CoolRunner搭載ボードのデモ。お酒の起電力で LCDに文字を表示さている(上)。CoolRunner搭載 の低消費電力型“MP3プレイヤー”(下)

また設計開発ツールとしては、『ISE/Alliance3.1i』、『Chip Scope ILA』、『WebPACK』と『WebFITTER』を紹介。

『ISE/Alliance3.1i』は、VHDL、Verilog、ABLEなどのハードウェア記述言語を使用して、設計の入力、論理合成、回路図入力や、タイミングなどのシミュレーションが行なえるツール。配置配線などの後工程部分を行なうAllianceシリーズは、ほかのEDAベンダーのツールとも連携できる。

	開発効率を大幅に短縮できる 『ISE/Alliance3.1i』

ザイリンクスはウェブ上でのサービスにも力を入れている。VHDL/Verilog論理合成システムとABLEの最新版を統合した設計ツールなどを提供する『WebPACK』や、設計ソースやネットリストなどをサイト上から送付するだけで無償で設計サービスを行なう『WebFITTER』も展開している。http://www.xilinx.co.jp/products/software/webpowered.htm

さらに興味をひいたアプリケーション事例として、Virtexを使用したNRL(ネットワーク・リコンフィギャブル・ロジック)のデモも行なわれた。

NRLは同社の今後の展開おいて重要な戦略のひとつである。NRLは簡単に言うと、ソフトウェアやファームウェアのアップデートするのと同じように、ハードウェアのロジックを更新できるものと考えればよい。システムにFPGAを搭載することで、インターネットなどを介してコンフィギュレーションデータを送り、ロジックをどこからでもリモートで変更できるようにする。これを利用すれば、FPGAを使った通信機器などは、出荷後の仕様変更が簡単に行なえ、製品寿命も延びるようになる。

展示コーナーでは、アプリケーションセッションで紹介されたNRLの事例をデモンストレーションしていた。PCカードに内蔵しているFPGAのロジックをインターネット経由で変更してしまうものだ。セッションではグラフィックアクセラレーター機能を変更するという例を紹介していた。Phoｔshopを起動し、機能を変更する前後のグラフィック機能を比較していた。

サーバー側(ホスト局)となるボード(上)と、アップ グレードされるシステムボード（下）。実際にネット でつながっていて、LED表示板の文字を変更していた

PCカードにはXCV300E3を搭載している(左)

インタ
ーネットを経由して、PCカードがマルチファンクション
カードとして使えるようになる日も近いかもしれない

検証ボード、教育キット、計測機器、設計ツールを網羅

丸文(株)のブースでは、オリジナルのインターフェース構築用CPUコア『AXAS』とデバックデモを展示。異なるIP間のデータ入出力を高速に行なうためのコアで、専用の命令を用意している。AXASの主なスペックは、データビット幅16ビット、動作周波数20MHｚ、プログラム/データは64Kワード。オプションIP機能により、FPGAの内部のデータをPC上でモニタリングできるので、デバックも簡単に行なえる。組み込みできるFPGAはXCV50からXCV800。周辺IPは8259互換、8254互換、8279互換、16550互換IPなどに対応。PCIバスブリッジや浮動小数点演算、デジタルフィルターなどの周辺IPも開発中とのこと。

	『AXAS』コアをザイリンクスのXCV300 に組み込んだ16ビットRISCコントロー ラーから、ロボットの動きを制御する デモをしていた

ザイリンクスのSpartan-XLシリーズ、XCS40XL(4万ゲート)を搭載したトレーニングキット『MU200-EX40』を展示していたのは三菱マイコン機器ソフトウエア(株)。電子回路設計、FPGA回路設計、HDL設計など、主に教育用として使われる。クロック発信回路、20個のキーボード、7セグメントLED、LED、ブザー、16進スイッチなどを装備。仮想計測キット『MU200-VKIT』と組み合わせることにより、サンプリング信号をPC側に転送し、PC画面上でロジックアナライザーとして実信号の波形を検証できる。

さまざまなコンフィグレーションをするために、PC からのダウンロードと、PROMからの書き込みにも 対応

また、(株)写真化学のコーナーでは、FPGA/PLD用の回路検証ボードや、チップを搭載したベアボードも展示していた。SpartanXL・XC4000E/EX/XL/XLAなどに対応する。価格は3万円から。

設計事例として、Rambus RDRAMリファレンス ボードなども展示していた

計測器関係としては、アレジデント・テクノロジー(株)がロジックアナライザー16700シリーズの新製品『16702B』を紹介。ザイリンクスと共同開発したChipScope統合ロジックアナライザー・『ILA』と共に使用できる。12.1インチのTFT液晶ディスプレーはタッチスクリーンなので、画面に触れて操作可能。チャンネル数は40ch(8ch×5)。ステート測定でのクロック速度は最大333MHｚ、サンプリング速度は32Mサンプル/CH。

ロジックアナライザー『16702B』。タッチスクリーン を搭載しているのが大きな特徴

パシフィックデザイン(株)は、VHDLシミュレーターを内蔵し、ハードウェア記述言語を知らなくても設計できるツール『TOPDOWN DESIGN PACKAGE』を紹介。ブロックダイヤグラム、ステートダイヤグラム、フローチャート、真理値表などから入力できる。論理合成にはSynplicity社の『Synplify』を使う。論理合成時に配線情報を考慮してネットリストを生成し、信号遅延時間を低減する『Amplify』も展示。『Synplify』は、セイコーインスツルメンツ(株)でも紹介されていた。

ハードウェア記述言語を知らなくても設計できる 『TOPDOWN DESIGN PACKAGE』

• ザイリンクス