このページの本文へ

アルテラ、RISCベースのエンベデッドプロセッサーコアを発表。MIPS社およびARM社ともライセンスを締結。来年にはPowerPCのコアも

2000年06月13日 00時00分更新

文● 編集部 井上猛雄

  • この記事をはてなブックマークに追加
  • 本文印刷

12日、米アルテラは、プログラマブルロジック用に開発されたRISCベースのエンベデッドプロセッサーコア“Nios”と、それを利用した開発キット“Excalibur”を発表した。

同社は、'83年にEPLDを開発して以来、PLD(プログラマブル・ロジック・デバイス)*分野で、各種の関連製品やツールを提供しているメーカー。現在、日本のPLD市場において約半分のシェアを持っている。PLDは、開発工数を短縮化できるため、ゲートアレイやスタンダードセルの代替品としてそのシェアを伸ばしつつある。

*PLD:ASIC(特定用途向け集積回路)の1種。ユーザー側で直接デバイスをプログラムすることによって、カスタム化されたロジックを構成することができる。ロジックの書き換えが可能なため、仕様の変更やアップグレードにも柔軟に対応できるといった特徴がある。

APEXデバイス・ファミリーに、RISCベースのプロセッサーを

今回発表した“Nios”コアは、RISCベースの5段パイプライン構造で、約1000個のロジックセルで構成する。16ビットの命令セット、16/32ビットのデータバスを備えており、同社のAPEX*シリーズに組み込むことで、高性能なマイクロコントローラーや、カスタムDSPなどの各種アプリケーションを実現する。

『APEX EP20K200』。これらのPLDに“Nios”コアを組み込むことができるようになる『APEX EP20K200』。これらのPLDに“Nios”コアを組み込むことができるようになる



*APEXデバイス・ファミリー:0.22μm、6層メタルプロセスで製造され、6万ゲートから150万ゲート以上まで(16万から250万システム・ゲート以上)の範囲をカバーする同社のPLDファミリー。ルックアップテーブル(LUT)ロジック、プロダクトタームロジック、メモリーを1つのデバイスに集積した“MultiCoreアーキテクチャー”を採用している

Nicosエンベデッドプロセッサーのペリフェラルとしては、URAT、PIO、SPI、カウンター/タイマー、PWM(Plus Width Modulation)などのブロックを用意しているが、将来的にはIDEコントローラー、10/100Mbpsイーサネットコントローラー、SRAMコントローラーなどのブロックもサポートするという。

ARM社およびMIPS Technologiesとライセンス契約を締結。来年半ばにはPowerPCをコアにした製品も

Nicosコアは、50MIPS程度の性能を提供するが、より広範なマーケットをカバーするために、同社では英ARM社およびMIPS Technologiesとライセンス契約を締結した。これにより、ARM9、MIPS324Kプロセッサーコアも利用できるようなった。新しく発表したNicosコアを含めて、50MIPSから200MIPSまでの性能を発揮できるアプリケーションに対応する。なお、ARM、MIPSベースのデバイス供給は第4四半期から。

これらのアプリケーションの開発には“Excalibur”を使用する。これは、従来のロジックなどのハード設計のほかに、プログラミング機能をもっており、ハードとソフトの設計を同時にサポートするもの。開発キットには、QuartsやCygnus GNUProといったEDA開発ツールが同梱されている。キットの価格は995$。

今回の発表において、日本アルテラの代表取締役ロバートバック氏は、「現在、モトローラとライセンス契約を行なう方向で話が進んでおり、来年半ばには32ビット版のPowerPCをコアにしたアルテラのアプリケーション製品も登場するだろう」と語った。

日本アルテラ代表取締役のロバート・バック氏(中央) 、シニアマーケティングマネージャーのジャック・オガワ氏(右)、米アルテラIPビジネスユニット担当バイスプレジデントのクレイグ・ライトン氏(左)
日本アルテラ代表取締役のロバート・バック氏(中央) 、シニアマーケティングマネージャーのジャック・オガワ氏(右)、米アルテラIPビジネスユニット担当バイスプレジデントのクレイグ・ライトン氏(左)

カテゴリートップへ

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン