このページの本文へ

【ISSCC2000 詳報】マイクロプロセッサーセッションの模様――各社が高速化のアーキテクチャーを披露

2000年02月10日 00時00分更新

文● Dr. Octopus

  • この記事をはてなブックマークに追加
  • 本文印刷

2月7日より9日まで、サンフランシスコで開催された、半導体技術に関するカンファレンス“IEEE ISSCC2000”の、マイクロプロセッサーに関するセッションの詳報を、プロセッサー関連技術に詳しく、ISSCCに何度も参加されているDr.Octopus氏の寄稿でお伝えする。



産業界指向の強いISSCC

ISSCC2000初日のセッション5(高周波マイクロプロセッサーがテーマ)では、1GHz超のプロセッサーが並び、“オーバーGHz時代”の到来を強く感じさせた(速報既報)。この学会は、半導体技術、特に回路技術の成果を発表する場であり、新製品発表の場所でなければ、半導体素材やアーキテクチャーを論じる場でもない。

発表時間は30分であるが、論文は2ページにまとめるというもので“速報”の場に近いものである。ゲーム機器会社のトップにある技術系社長は、ISSCCを「職人が腕を競う場」と評したという。以前は、発表後一定期間内に完成予定があるものしか受け付けなかったといい、産業界指向が強い。現在でも、コンセプトの発表などは受け付けず、最低限信号出力の写真が必要だと言われている。

ISSCCの時期は、日本メーカーの予算策定時期の末期にあるため、以前は“中央研究所の予算取り”用の発表もあったと疑われている。つまり、製品化の予定は全く無く、単に技術を誇示するために研究を行ない、ISSCCで発表したのではないかと疑われているのである。ISSCCに発表する大手メーカーは、報道機関向けに大々的に“世界最高速度(または密度)達成”と発表してきたため、広告効果は抜群である。しかし、これらの発表がDRAMを除いては全くと言ってよいほど製品化につながらなかったため、このような噂が流れているのである。

現在のISSCCは新技術の発表というよりも、新機種に組み込まれた回路技術を発表する場となっている。したがって、マイクロプロセッサーの場合、命令セットであるとかキャッシュ構成などはほとんど発表や議論の対象となっていない。その一方で、チップ内部のトランジスターをどのように構成したか、などという話に沸くのである。このような背景を理解したうえでISSCCの記事を読むと、半導体業界の考えていることが見えてくる。

1GHzのアルファプロセッサー

米DEC社(Digital Equipment Corporation)が開発したアルファプロセッサーは、その後買収でDECと共に米コンパックコンピュータ社に引き取られた。同じくDECが開発したStrongARM(英ARM社が開発した低消費電力型プロセッサーを高速・高機能化させたもの)は、米インテル社の手に渡り同社の組み込み機器用プロセッサーとーして活躍している。

アルファプロセッサーは、開発当初より高周波数指向のプロセッサーであった。当時のDECは半導体製造技術では決して先端的な状態ではなかったが、アルファの設計を通じて“周波数を絞り出す”方法を学んだと見られる。同社の高周波指向の設計ツールは、初期のアルファプロセッサーにより固まったようだ。その後、*スーパースケーラ技術を導入し、ついには*非整順発行も搭載した。これは、米ヒューレット・パッカード社のPA-RISCプロセッサー(後述)とは対照的な進み方である。

スーパースケーラ:1クロックに複数の命令を実行できるようにするための技術。 非整順発行:いわゆる“アウト・オブ・オーダー発行”。プログラムの順番通りに、実行ユニットに向けて命令を発行していくものを整順発行、プログラムの順番通りでないものが非整順発行。

今回発表のアルファプロセッサーは、合計6命令の非整順発行(整数演算4、FP演算2)を行なう。1GHz動作時で*SPECint95が60、SPECfp95が110(推測値)となっている。これは、同じ1GHz機のなかでもずば抜けて高速で、特にFP演算では断トツの値となっている。ただし、推測値ということは、まだSPECを走らせられるほどの完成度が無いことを示唆している。

SPECint、SPECfp:米国の非営利の業界団体、Standard Performance Evaluation Corp(SPEC)(http://www.spec.org/)によって作成されたベンチマークプログラム。

このプロセッサーは、開発・生産コスト削減のため、従来のダイサイズを保ち、パッケージングに関しての問題解決を極力減らしているという。その結果、使用しているプロセスは0.18μmルールであるが、ダイは0.35μmルールと同じものとなっている。

大きな問題は、消費電力と熱の制御にあったと見られる。13.1mm×14.7mmのダイに1520万トランジスターを集積したため、消費電力は65W(1GHz時)となる。電圧を1.65Vに下げても40Aの電流であるから非常に大きい。これまでのワイヤーボンディング(金線によるパッケージ内配線)からフリップチップに切り替えることで抵抗を減らし、損失を抑えている。

このプロセッサーは、*『21264』とアーキテクチャーが変わらないため、同品番の系列で出荷されると見られる。コンパックコンピュータ、韓国のサムスン電子社などアルファプロセッサーを主導するグループは、SMT(並列マルチスレッド)型のアルファプロセッサーを開発していることが明かされている。現行アーキテクチャーで1GHzを超える技術を身に付け、SMT構造の開発も行なうという二正面作戦が行なわれている。

21264:DECが'98年2月に発表、同年夏に出荷開始した64bitのアルファプロセッサーで、現行の最高クロックは700MHz。なお、アルファプロセッサーの開発は主にコンパックコンピュータが行ない、製造はサムスン電子、販売はコンパックとサムスンが共同で設立したAPI(Alpha Processor Inc)が行なっている。

IBMの2つのPowerPC

米IBM社は、今回660MHzの*SOIプロセス技術を使用したPowerPCプロセッサー(本稿ではSOI-PowerPCとする)と1GHz超のCu(銅)配線技術を用いたPowerPC(同Cu-PowerPC)を発表した。前者は、IBMのエンジニアリングワークステーションへの使用を目指したもので、後者は純然たる実験機である。660MHzのSOI-PowerPCは、IBMとしては2世代目のSOIプロセス技術である『CMOS8S2SOI』を用いている。これまではSOI層の作り方が均一だったのに対して、部分ごとに作り方を変えられるようになったことがこの技術の大きな特徴である。なお、IBMは、CMOS7Sプロセス以来、銅配線を採用しており、このプロセッサーは銅配線のSOIプロセスである。

SOIプロセス技術:半導体形成時に、シリコンの基盤の上に、薄く絶縁膜を置き、その上に半導体を形成することで、半導体部分とシリコン部分の間に小さなコンデンサーができてしまうのを防ぎ、高速・低消費電力化を実現する技術。SOIの一種には、サファイヤやダイヤモンドを使って絶縁するものもあった。

SOI-PowerPCは、第2世代のSOI技術での設計を追及した実験機の色彩がある。今回は、0.18μmルールを用いて660MHz動作となっている。命令、データ共128KBの1次キャッシュを搭載し、*2次キャッシュ用のディレクトリーも搭載している。4400万トランジスターを実装し消費電力は18Wで、ほぼ同様な構成(3300万トランジスター)ながら一世代前の“CMOS7S SOI”プロセス(0.22μmルール)を用いたプロセッサーが、550MHz動作で24Wだったことから比べると激減している。

COMS7Sプロセス:半導体製造各社は自社が使う半導体プロセスに名前を付けている。COMS7SプロセスはIBMのプロセスの名前で0.25μmのもの。 2次キャッシュ用のディレクトリー:キャッシュメモリーのどこに必要な情報が入っているかを判断するのに使われる、高速のメモリーを指す。

1GHzを達成したCu-PowerPCは、'98年のISSCCでPowerPCによる1GHz達成を発表したIBMのチーム(テキサス州オースチンの研究所が中心)担当した。前回は、FPUを搭載しなかったほか、ロード/ストア等のメモリー関連命令は、1GHzでは動作しなかった。今回は、64bit構造のPowerPCにある全命令を実装している。命令、データ用にそれぞれ64KBの1次キャッシュを備え、MMU(Memory Management Unit)も搭載している。ただし、この実験機ではスーパースケーラ構造は取っていない。1.15GHz動作時で112Wを消費する。

現在のPowerPCプロセッサー(現行のG4を含む)は、*パイプラインのピッチ当たりのゲート数が多く、高周波化に不利な構造となっている。その代わり、パイプライン段数が少ないため、種々の要因から来るペナルティーが少ない。現在、PowerPCのロードマップを発表しているのは米モトローラ社であるが、こちらはパイプライン構造を変更して高周波化を図ることを昨年明かしており、今回のISSCCでもその意志を再確認している。しかし、IBMのチームは、高周波化に不利な回路構造を使いながら1GHz化を達成している。回路が変われば、簡単に1GHz超機を製造できるであろう。

パイプラインのピッチ:ピッチとは“幅”を意味し、パイプライン1段の間とも言える。1段(FetchやDecodeといった命令)の間の処理を行なうゲートの数を指す。インテルなどはピッチを細かく(Fetch1とFetch2というように処理を分けるなど)して、高速化を図っている。

モトローラのL2搭載PowerPC

おそらく、Motorolaが『G4』の名前で発表したかったのは、このL2内蔵のPowerPC(本稿ではPowerPC-L2と呼称)プロセッサーであろう。前述の通り、現在出荷されているPowerPCは高周波数化に不利な回路構造である。今回発表されたPowerPC-L2はこれまでのPowerPCに比べてスーパースケーラ能力が強化されており、“3命令+1分岐命令”の発行ができる。命令/データ用にそれぞれ32KBの1次キャッシュを搭載するのに加えて、256KBの2次キャッシュを搭載している。更に、3次キャッシュ用のコントローラーを搭載する。2次キャッシュまで内蔵されたことで、低速の外部メモリーへのアクセスが減少し、処理速度の向上が期待できる。

このようなアーキテクチャー上の改良に加えて、回路構造の変更と0.18μmルールのプロセスの採用により780MHz動作(1.5V)を実現している。このプロセスは6層の銅配線を採用している。総トランジスター数は3300万程度で、これを105mm2に収めている。消費電力は発表されていない。

今回、PowerPC-L2が780MHzで発表されたため、モトローラから年央頃に発表されると見られるプロセッサーもこの程度となる可能性が高い。現在のG4が450MHzを最高としていることに比べると、格段の高速化である。

IBMの760MHz動作G6 S/390プロセッサー

IBMには、S/390(メインフレーム)系のプロセッサーがある。こちらにも世代ごとに『G』を冠した名称を与えているため、時たまPowerPCと混乱して報じられることがある。今回発表のG6は、'99年6月に出荷を始めているもので、開発チーム(サーバー部門とT.J.ワトソン研究所)によれば、「世界初のCu配線技術を利用したサーバー向け商用プロセッサー」とのことである。

IBMは、このプロセッサー14個を含む31のCMOS LSIを搭載したマルチ・チップ・モジュールを開発し、サーバーに使用している。このモジュールは、1つで1000Wを消費するという大規模なものである。

単一のG6プロセッサーは、1命令発行型で、整順発行というごくシンプルなものである。このプロセッサーはCMOS7S(SOIではない)プロセスによる0.2μmルールで製造されており、637MHzで動作した場合33W(1.9V)を消費する。プロセスとしては2世代前となる。

S/390はIBMのサーバーの心臓部として生産されている。PC用プロセッサーとの大きな違いは信頼性を極めて重視した設計であることで、チップ内部で演算ユニットなどが二重化されている。このチップをマルチ・チップ・モジュールに収めているが、その中で12のプロセッサーがSMP(対称型マルチプロセッサー)として動作し、2つは信頼性維持のための各種作業を行う。大型のサーバーは、このモジュール自体を複数搭載することになる。PCには見られない構造なのである。

HPの600MHz PA-RISCプロセッサー

ヒューレット・パッカード(HP)は、高周波数化よりもアーキテクチャーによる性能向上を重視してきた。また、アーキテクチャーも広大なL1キャッシュを用意するという独自の方針を貫いてきた。

今回発表されたプロセッサーは、前世代と同じ0.25μmルールで5層のメタル(Al)配線を使用する同社のプロセスで製造される。この、年季の入ったプロセスながら20パーセントの周波数向上を実現した。この向上は、プロセス自体のチューニングの他、回路の変更など細かな改良の成果であるという。

アーキテクチャー上の改善では、キャッシュが使用している置換ポリシーをLRUに変更したことが大きい。この変更は、キャッシュに入りきらないソフトウェアの性能向上に寄与している。なお、キャッシュは命令キャッシュが512KB、データキャッシュが1MBである。公表されている性能は、552MHzでSPECint95が43、SPECfp95が62である。消費電力は公表されていない。

IA-32機で1GHz達成

インテルは、0.18μmルールのプロセスで1GHzを達成したと発表した。6層のAlプロセスを使用している(従来5層)。同社は、Cu配線の採用を頑なに拒んでおり「現段階では量産にはAl配線が適当」と主張している。0.25μmルールを採用している現行のプロセスから、0.18μmに移行することで高周波数化を図ると同時に、“空いたトランジスタ・バジェット”を利用するためにキャッシュ等の集積が進められている。今回発表されたプロセッサーには256KBのL2キャッシュが内蔵されている。

トランジスタ・バジェット:シリコンウエハー上に載せられるトランジスターの数。

Intelの発表の主眼は、この段階でCu配線を用いる必要がないことを伝えることにあったようで、実装上のどのような部分に注目すれば速度向上が得られるか、ということが大半を占めていた。なお、試作したプロセッサーの消費電力については「1GHz時で30W以上」とのみ明かされている。

まとめ

ISSCC初日は、“高周波数化が進むプロセッサー”とのタイトルをつけたくなるような発表ばかりとなった。ISSCCの性格上、アーキテクチャーよりも回路技術(それも、トランジスターの並べ方など)に話題の中心があった。何と言っても、クロック周波数の伸びが速度の伸びのほとんどを主導しているので、ISSCCこそ高速化の原動力とも言える。ただ、次の10年は、これまで程の急激な高周波数化は望めないだろう。今後は、アーキテクチャー、コンパイラー技術などと連携して速度を引き出すこととなるはずだ。

編集部注:AMDはISSCCが行なわれているホテルで1.1GHzプロセッサーの動作について記者発表を行なったが、ISSCC自体では発表を行なっていない。

ISSCCで行なわれた、パネルディスカッションによるセッション “ME2 Where Will Processor Performance Come From in the Next Ten Years?”の様子。パネラーはAMD、コンパック、インテル、ラムバスの各社と、MIT、イリノイ大学から
ISSCCで行なわれた、パネルディスカッションによるセッション “ME2 Where Will Processor Performance Come From in the Next Ten Years?”の様子。パネラーはAMD、コンパック、インテル、ラムバスの各社と、MIT、イリノイ大学から

カテゴリートップへ

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン