半導体シニア協会（SSIS:Society of Semiconductor Industry Seniors）主催による8/9月度の研修会が26日、東京・神田の化学会館で開催された。SSISはこれまで長く半導体産業に携わってきた関係者の集まりで、業界の発展に寄与することを目的としており、今回のような研修会で最新のテクノロジー情報の取得につとめている。
 |
|---|
| 会場にはSSIS会員を初め、多くの関係者が出席した |
今回の研修会のテーマは“SEMICON Westリポート'99”。先日、米国で開催された半導体製造設備の展示会である“SEMICON
West'99”についての視察レポートだ。同イベントには約1900社が出展、約7万人が訪れる業界最大のもの。講師は厚木エレクトロニクス代表の加藤俊夫氏と、システムLSI技術学院学院長の河崎達夫氏のお2人。半導体製造においては前工程と後工程の2プロセスがあり、前工程は実際にウエハー製造するまで、後工程はパッケージングやテストなどを意味する。加藤氏が前工程についての報告を、河崎氏が後工程についての報告を担当した。
前工程についてのトピック
前工程での主なトピックを要約すると、(1)微細パターン、(2)配線遅延対策、(3)プロセスの精密制御など。(1)の微細化については、最新のプロセッサでは0.25μmが主流になりつつあるが、今後0.18、0.15、0.13と微細化が進むことはさまざまなロードマップで示されている。昨年までは2006年に0.1μmというものだったが、それが一段と前倒しになっているというもの。半導体製作に欠かせないステッパー・スキャナーと呼ばれる露光装置(半導体の回路をウェハーに焼き付ける)が進化し、技術的なメドがついていることが報告された。露光装置では、光源の波長が短くなるほどより微細な線を描くことができるが、現在使われているクリプトンフッ素のあともアルゴンフッ素や電子線、X線などの技術が控えているという。 |
|---|
| 出席者からは積極的な質問も |
(2)の配線遅延対策については、最近よく話題になる銅配線や低誘電率膜についてレポートされた。これは微細化が進むほど、現在使われている材料の物性が無視できなくなるため、新しい技術が必要なことを意味している。やや専門的な内容なので詳細は省略するが、この分野での日本メーカーの活躍が期待されていること、また企業間の提携による技術革新が必要なことなどが報告された。
加藤氏は個人的な感想として、日本人は公表されたロードマップに生真面目に対応しているが、実は欧米メーカーはそれを最初から前倒しで進めており、実はロードマップは日本を追い落とす戦略だったのではと話したのが興味深かった。
 |
|---|
| 講師をつとめた加藤氏(左)と河崎氏(右) |
後工程についてのトピック
河崎氏が担当した後工程のトピックは、(1)CSP関連技術、(2)銅パッドへ銅ワイヤボンド、(3)企業間のアライアンスによるシステム構築など。CSPはChip
Scale Packageの略で、半導体チップとほぼ変わらない大きさの超小形のパッケージのこと。携帯機器への実装やコスト面で注目されている技術だ。銅配線については先に触れたとおり。このほか、IBMの汎用機用POWERチップやプレイステーション2用のエモーションエンジンなど、最新半導体についても紹介した。
-
半導体シニア協会TEL.03-3815-8939
