このページの本文へ

前へ 1 2 3 次へ

ロードマップでわかる!当世プロセッサー事情第483回

10nmはハイパースケーリングを放棄し再設計 インテル CPUロードマップ

2018年11月05日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII.jp

  • この記事をはてなブックマークに追加
  • 本文印刷

10nmプロセス壊滅の報道に
インテルが敏感に反応

 前回お約束したとおり、今回はインテルの10nmプロセスの話をしよう。少し前の話になるが、10月22日にSemiAccurateで“Intel kills off the 10nm process”という記事が出た。

 この記事の是非はともかくとして、それが話題になったのはむしろインテルの反応であった。インテルの公式Twitterアカウントの一つであるIntel News(@intelnews)が、この記事が出るや否や直ちに「記事は正しくない。我々の10nmプロセスは順調であり、歩留まりは前回の投資家向けレポートで説明したように改善している」と反論を公開。

 多くのメディアが内容そのものよりも、インテルがかくも敏感にこれに反応したことをレポートする(例えばTOP500のニュース)といった珍事があった。

 前回も説明した通り、インテルにとって10nmプロセスは、いまや同社の将来がかかっていると言っても過言ではないほど重要な要素になっている。

 仮に10nmプロセスが全部撤回になったらどうなるかというと、2021年以降急速にシェアを落としていくのが目に見えており、しかも10nm関連に向けての過去の累積投資(特にD1B/D1C/D1D/Fab 28/Fab 32の各Fabに納入した10nm向けの製造装置を含む設備)を最悪全部損金扱いで償却する必要がある。これは同社の財務状況に強烈なインパクトがあるだろう。

 優良企業のインテルが一発で赤字企業に転落しかねないほどにまで10nmに資金を突っ込んできたわけで、その意味でも10nmを止めるというニュースが広く伝わることは絶対に避けねばならない、というのは実にわかりやすい。

 ただこのあまりに早いレスポンスは、むしろ「そんなに順調なら、なんでまだ出荷されないの?」という素直な疑問につながってしまうのは当然である。(先のインテルのツイートに対するメンションもおおむねそのようなコメントである)。

 では実際は? というと前回書いた通り、現在インテルの10nmに関しては本気で箝口令が敷かれており、まったく情報が伝わって来ない。したがって、以下は周辺情報を元にした筆者の推測である。

配線層だけでなく
プロセス自体を作り直し

 まずインテルは今なにをやっているかというと、おそらくは10nmプロセスの作り直しと、10nmプロセスを利用したチップ(要するにIce Lake)の作り直しをしているのだと思われる。

 元々、チップの配線層の作り直しをしているという話は伝わってきていたが、その時点で既存の配線層の構造のままで作り直しても改善は難しいだろう、という気はしていた。そこに来てこのインテルの反応だけに、おそらくはプロセスの作り直しも含んでいるのだろう、と筆者は確信している。

 まずは配線層の作り直しについてだ。以下のスライドは2017年のIntel Technology & Manufactureing Dayで示されたものである。

図ではトランジスタと配線層の間にPrecision Registor(精密抵抗)が入っているが、これはSoC向けのオプションで、普通は入らない

 まずは基礎のおさらいを。左がチップの一部を切り出した部分である。一番下のグレーの部分がシリコン基板、その上のやや青味がかった部分がFinFETトランジスタを構築している部分である。その上の黄色い部分や赤い部分が配線層となる。

 ちなみにこれは14nmプロセスのものであるが、細かい部分はともかくとして基本的には10nmも同じである。その配線層をさらにアップにしたのが下の画像だ。一番下がトランジスタで、その上に配線層が延々と重なる格好になる。

高密度向けのSoCと高性能向けのHPC(High Performance Client)では、配線の太さがまったく異なっているのがわかる

 ちなみに2017年にインテルが公表した、10nm世代の配線層は以下の通り。この配線層、下からM0(Metal 0)、M1、...と来てM10まであり、その上にTM0/TM1(コンタクト)が重なる。コンタクトはパッケージと接続される部分で、このため傍目にもM0~M10と明らかに大きさが違う。

10nm世代の配線層。2017年12月に開催されたIEDM(IEEE International Electron Devices Meeting)におけるインテルの発表資料から抜粋

 IEDMでインテルはこのM0~M10とTM0/TM1の配線間隔と素材を公開しており、以下のようになっている。

インテル10nm世代の配線間隔と素材
配線層 配線間隔 配線素材
M0 40nm コバルト
M1 36nm コバルト
M2~M4 44nm
M5 52nm
M6 84nm
M7/M8 112nm
M9/M10 160nm
TM0 1.08μm
TM1 11μm

 M0とM1は後述するSAQPという技法で構築されており、しかも配線材料がコバルトになっている。これは連載464回で書いたようにエレクトロマイグレーション対策である。ところが、そうでなくても配線が細くなっているところに、銅に代えて抵抗値の高いコバルトを使った結果として配線遅延がシャレにならなくなってしまった。そこで配線をやり直そうという話になったわけだ。

前へ 1 2 3 次へ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

QDレーザー販促企画バナー

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン