このページの本文へ

前へ 1 2 3 次へ

ロードマップでわかる!当世プロセッサー事情第454回

Intel Z390は今秋登場か? インテル チップセットロードマップ

2018年04月16日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII.jp

  • この記事をはてなブックマークに追加
  • 本文印刷

Atomの新アーキテクチャー
Tremont

 チップセットの話はこのあたりにして、ここからはCPUアップデートの話だ。前回はCoreアーキテクチャーのみを紹介したが、Atomにも若干のアップデートがある。

 インテルのRonak Singhal氏(Intel Fellow, Core and Visual Computing Group Director, CPU Computing Architecture, Intel Architecture Cores Group)が4月5日にこんなTweetをしている。

 アップデートされたのは“Intel Architecture Instruction Set Extensions and Future Features Programming Reference”で、名前の通りx86/Intel 64の命令セット一覧である。ここのFeatureページにTremontの文字が出現したことで、ちょっとした騒ぎになった。

このマニュアル自体、2017年4月の-029から10月に-030、2018年の1月に-031と-032が出て、3月にこの-033になった。Ice LakeやGoldmont Plusの文言は-030から追加になっている

 このマニュアルはあくまで命令セットであって、マイクロアーキテクチャーがどうなってるという話は一切載っていないため、Tremontがどんなものなのかはさっぱりわからない。

 マイクロアーキテクチャーが載っているのはIntel Softwareの“Intel 64 and IA-32 architectures optimization reference manual”の方だが、見ていただくとわかるがGoldmont Plusどまりである。

 このTremontは、コード名一覧にも載っていない。今回追加されている命令はAVX系ではなくIntel 64の方で、以下のようになっている。

追加された命令
命令 搭載マイクロアーキテクチャー
GFNI(SSE) Ice Lake and later
Future Tremont and later
ENCLV Ice Lake Server and later
Tremont and later
Split Lock Detection Ice Lake and later
Tremont and later
CLDEMOTE Tremont and later
Direct stores: MOVDIRI, MOVDIR64B Future Tremont and later
User wait: TPAUSE,UMONITOR, UMWAIT Future Tremont and later

 登場時期はIce LakeやIce Lake Server(Ice Lake-SPのことだろう)より後になると思われる。ということは、製造プロセスは10nmと考えるのが妥当だろう。

 ちなみにAtomの場合、当初のBonnell(45nm)/Saltmont(32nm)はIn-orderの2命令同時実行(Photo02)、Silvermont(22nm)/Airmont(14nm)は2命令発行のOut-of-Order(Photo03)、Goldmont(Photo04)/Goldmont+(Photo05)は3命令同時発行のOut-of-order構成である。

以下出典は“Intel 64 and IA-32 architectures optimization reference manual”より。BonnellとSaltmontは2命令同時実行である。SMT構成になっており、ALUとAGU、2つのパイプラインが用意される。ただしIn-Orderなので、DispatcherやSchedulerが存在しない
SilvermontとAirmontは、Alloc/Renameユニットに2命令が入り2命令が出ていくことで、2命令のOut-of-Orderとわかる
GoldmontではInstruction QueueやAllocate/Renemaeが3命令に増えている
Goldmont+は基本的な構造は変わらないが、ROB(Re-order Buffer)の数の増強や一部命令の高速化、L2 命令TLB(L2 データTLBと共用)の追加などが主な相違点

 ということは次は4命令同時発行か……という考えがよぎるが、そこまで行くとCoreとの差がなくなり、同程度に巨大なダイになりかねない。消えてしまったKnights Hillに搭載予定だったAtomコアにはひょっとして、という話があった。

 というのはその前世代のKnighs LandingはAtomコアに2つのVPU(AVX-512ユニット)を組み合わせたものだが、仮にKnights Hillでも同じ構成だとすると、2つのVPUをフルに活用するためにはロードストアユニットも2つ(VPUあたり1つ)ないと帳尻が合わなくなるからだ。

 VPU2つとロードストアユニット2つを同時に動かすためには4命令同時発行でないと間に合わないわけで、ここから4命令という話が出てきた。

 ただKnights Hillが消えた今となっては、そこまでのピーク性能は求められないため、個人的には3命令のままなのではないか、と考えている。

前へ 1 2 3 次へ

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

QDレーザー販促企画バナー

プレミアムPC試用レポート

ピックアップ

富士通パソコンFMVの直販サイト富士通 WEB MART

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン