このページの本文へ

前へ 1 2 3 4 次へ

ロードマップでわかる!当世プロセッサー事情第437回

業界に痕跡を残して消えたメーカー インテルの技術者が起業したSMPサーバーのSequent

2017年12月11日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII.jp

  • この記事をはてなブックマークに追加
  • 本文印刷

 前回のNeXT Computerは非常にメジャーだったが、今週は逆にマイナーな企業をご紹介する。1983年に設立されたSequent Computer Systems(設立当初の名前はSequelだったらしい)である。実はSteve Chen博士の関わりの中で同社の名前が出てきている。

インテルのiAPX 432開発メンバーが
マルチプロセッサーシステムを開発

 創業者はCasey Powell氏やScott Gibson氏を含む7人。全員前職はインテルである。もっと正確に言えば、インテルでiAPX 432を開発していた部隊のメンバーである。

 iAPX 432は1975年に開発がスタートし、1981年から量産開始、1985年に製品提供終了している。ただ当初iAPX 432がターゲットとした、インテルとSiemensの共同開発プロジェクトであるBiiN(これは最終的に1989年に中止され、1990年に解散した)がiAPX 432に代わってi960の採用が決まった時点でiAPX 432のチームは事実上解散したことになる。

 大半のメンバーはそのままi960のチームに移行したが、Powell氏(当時の肩書きはGM,Microprocessor Operations)やGibson氏(同じくGM, Memory Components Division)をはじめとする7人はインテルそのものに見切りを付けて、新しいシステムを自分たちで開発すべく会社を興すことにした。

 この後、インテル外からも一人参加しての8人が当初のメンバーであった。ちなみにCEOはPowell氏とGibson氏が共同で務めている(Powell氏が会長兼CEO、Gibson氏がCEO兼COO)。

採用したプロセッサーは
National SemiconductorのNS32032

 さて、もともとiAPX 432は最大63プロセッサーを並べてつなぐという、当時としてはマルチプロセッサーの極北を目指したアーキテクチャーであり、これに携わったことでマルチプロセッサーに関する知見をかなり得ていたのだろう。同社もまたマルチプロセッサーをベースとしたシステムを構築することを考える。

 まずさしあたってはプロセッサーが必要になる。そこでSequentが選んだのはNS(National Semiconductor)のNS32032だった。このNS32032シリーズについて、簡単に説明したい。

 NS32032は、NS32016の外部バス32bit版であり、オリジナルは同社が1982年から出荷を開始したNS32016である(当初はNS16032、という名前だったがこれでは16bitプロセッサーと誤解されると思ったのか、途中で数字の順がひっくり返った)。

 NS32016は1980年に開発を開始し、1981年にはISSCCで“A 32b microprocessor with virtual memory support”として発表を行なっている。

NS32016の内部構成。基本的には全命令はマイクロコードで実装されている

 内部は完全に32bit化されており、3段のパイプライン構成。マイクロコードは1300×18bit長(うち127ワードはセルフテスト用)。命令は整数演算のみで82命令が用意されており、ダイサイズは約290mil2(≒54.8mm2)、トランジスタ数は6万個と発表されていた。

 外部バスはアドレス24bit、データ16bitである。論文に掲載されたプロトタイプのダイ写真(Photo02)と、製品のダイ写真を比較すると、レジスターあるいはマイクロコードのストア領域はほぼ同じだが、あとはちょこちょこ手が入っているのがわかる。

左上がマイクロコード格納部、中央下がレジスタ部と思われる
製品のダイ写真。配線がだいぶ変ったほか、右上とか中央のブロックもだいぶ違いがある

 量産品は48ピンのDIPパッケージで提供され、動作周波数は6/8/10MHzが用意された。10MHzの場合で性能は理論上2.5MIPS程度(命令実行は最小で4サイクル)、実際のスループットは0.6MIPS程度であり、決して高速ではないが、別途仮想記憶対応のMMU(Memory Management Unit)としてNS16082/NS32082を付けることで仮想記憶に対応する完全32bitアドレスのプロセッサーであり、同社としてはこれに力を入れていた。

 ところがあいにく、致命的なエラッターが盛り沢山だったことが理由で、商業的な成功につながらなかった。いくつかのエラッタは、プロセッサーがその状態に陥った場合リセットしか回復手段がないというもので、さすがにこれはいろいろ問題である。

 最近ならこんなことはまず起き得ない。実際に製品を製造する前に、シミュレーターを使って完全に検証を行なうからだ。当時はまだシミュレーション技術が不完全で、きわめて限られた能力しか持っておらず、実際に回路を製造して確認する方が早かった。

 回路設計はイスラエルのヘルツリーヤに置かれたデザインセンターが行なったが、チームは“Random Testing”(ピンに割り込みやウェイトを含むランダムな信号を与え、実際のチップの出力とシミュレーションでこれを行なった場合の結果を比較する)で内部のデバッグを進めていったそうだが、実用に耐えるレベルに達する、つまりNS32016上でUNIXのブートに成功するのに2年近くを要した。

 さすがに2年遅れるとなると、その影響は大きい。結局MotorolaのMC68000やその後継製品が、本来NS32016が狙っていた市場をさらっていくことになったのは無理もない。

 それでもNSはへこたれなかった。まず派生型として、外部のデータバスを8bitにしたNS32008を1983年にリリースする。Intel 8086に対する8088のようなポジションで、低価格化を狙った製品だが、あいにくそれほどのニーズはなかった。

 逆に外部バスを32bitに拡張したNS32032が、まず1983年に6MHz版で投入され、1984年には10MHz版が用意される。当初のNS32016は3.5μmのNMOSプロセスで製造されたが、その後CMOS化されており、これはNS32032にも適用された。

 CMOS版のNS32032(NS32C032)は最大15MHzまで動作周波数を引き上げており、さらに外部バスを32bit化した関係で特にメモリーアクセスなどが高速化された結果、同一周波数のNS32016比で7~40%ほど性能が上がっている。

 NS32000シリーズでは、このNS32032を2チップの密結合マルチプロセッサー化可能なNS32132や、外部アドレスバスを32bit化したNS32332(2.8μm NMOSプロセスで最大15MHz駆動)、MMUとキャッシュを内蔵し、プロセスも1.5μm CMOS(最終版は1.25μm CMOSに微細化)に切り替えるとともに、内部のパイプライン構造を見直し、命令実行を2サイクルで可能にするなどしたNS32532と続く。

 NS32532は30MHz駆動でピーク15MIPS、実効10MIPS程度の性能を実現しており、最初のNS32016から比較すると20倍近い性能改善を果たしている。

 あいにくと、競合製品もやはり急速に性能や機能を改善しており、結果としてNS32000シリーズはついに主流にならずに終わっている。

 とはいえページプリンターのコントローラーなどの用途には、Am29000と並んで広く使われるなど、組み込み用途方面ではそれなりのシェアは掴んでいたものの、それ以上にはならなかったのがやや残念ではある。

前へ 1 2 3 4 次へ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

QDレーザー販促企画バナー

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン