このページの本文へ

前へ 1 2 3 4 次へ

ロードマップでわかる!当世プロセッサー事情第383回

業界に痕跡を残して消えたメーカー サーバー向けチップセットの大御所RCC

2016年11月21日 11時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII.jp

  • この記事をはてなブックマークに追加
  • 本文印刷

 業界に痕跡を残して消えたメーカーで、C&TOPTiと古いチップセットメーカーを紹介したところで、続いてはもう少し新しいメーカーであるReliance Computer Corp.(RCC)を取り上げたい。

 「そんなメーカーあったっけ?」という方も、ServerWorks Corp.という名前には聞き覚えがあるかもしれない。実は両社は同一というか、まずRCCという名前で創業され、その後新規株式公開をした段階で社名をServerWorksに変更している。

 おまけに製品名を社名変更のついでに変更してくれたおかげで、両方が混じって表記されている記事もあったりして、わかりにくいことこのうえない。一応この記事では時系列にそって、その時点における社名/製品名を表記するつもりだ。

x86のサーバー向けチップセットに
商機を見出し創業

 RCCはRaju Vegesna氏によって1994年に創業された。会社はカリフォルニア州サンタクララで、インテルの本社からそう遠くない場所だ。ちなみに現在はBroadcomがそこに入居している。

 Vegesna氏は元々MotorolaでMC68030のマイクロコード開発やMC68040の仕様策定に携わっており、その後ROSS Technology Inc.の創業に携わり、ここで設計開発長としてHyperSPARCの開発に携わっている。

 本来はCPU屋さんだったはずのVegesna氏だが、RCCではあえてチップセットを商品とすることにした。ただしRCCが狙ったのはデスクトップやノートではなく、x86のサーバー向けである。

 1994年というのは、そろそろPentium Proの話がちらちら業界に出てきた頃である。当時はまだx86はPentiumの2P構成がある程度で、本格的なサーバーには適さないと考えられていたが、Pentium ProはCPU単体での性能も高く、かつマルチCPU構成に向いた製品とみなされていた。

 ただしチップセットの方はお世辞にも十分とはいえなかった。以前黒歴史でMercedを取り上げた時にも触れたが、インテルが高速な広帯域バスに習熟したのはそれこそDirect RDRAMのお陰……とまで言うと言い過ぎかも知れないが、2000年代後半に入ってからの話で、当時はまだマルチドロップのFSBを高速に動作させるのに十分な技術を持っているとは言えなかった。Vegasna氏はここに商機を見出したようだ。

 最初の製品は1996年頃に投入された、Champion 1.0である。これは後にServerSet Iと呼ばれるようになっている。Champion 1.0の情報は少ないのだが、製造そのものはNECで行なわれている。対応するのはPentium Proで、2P構成のLEと4P以上の構成が可能なHEがあったと思われる。

 Pentium Proそのものは4Pまでしか考慮しておらず、4P以上を構成するためには細工が必要になる。ではHEではどんな細工を施したかという話である。下図は通常の4P構成で、これはインテルの450GXと同じものだ。

Champion 1.0 HEの4P構成

 これを超える6Pについては、下図のようにCPUを2つづつ3つのグループに分け、それぞれにFSBブリッジのようなバッファを挟み込む。

Champion 1.0 HEの6P構成

 このケースで、例えばCPU #1からは、同じFSBの上にCPU #2とFSB Bridge #1/#2という3つのプロセッサーがいるように見える。要するにFSBブリッジが2つのCPUのキャッシュスヌーピングや割り込みなどの信号を、仮想的に1つのCPUからのものにまとめて見せてくれるという仕組みだ。

 この仕組みを応用すると8P構成も可能になる。下図がそれで、FSBブリッジを2段に挟み込む形だ。この場合、CPU #1からCPU #2はそのまま、CPU #3・#4はFSB Bridge #2として、CPU #5~#8はFSB Bridge #6として見えることになり、4つしかCPUが見えないにも関わらず8Pが可能になるというマジックである。

Champion 1.0 HEの8P構成

 NECはこのChampion 1.0を搭載して最大8P(6P構成も可能と当時NECの方にお聞きした記憶がある)構成が取れるExpress5800/190Proを1996年10月に発表している

 実はこの構成、確かにCPUの数は増やせるが、最終的にノースブリッジとつながるFSBは1本しかないのが問題で、ここがボトルネックになりがちという根本的な問題は解決しないのだが、1990年代後半は、まだそこまで大量のデータの処理は要求されていなかったから、これでも間に合ったと思われる。

 また先のExpress5800/190Proの仕様を見ると、8P構成では16MB L3キャッシュ×2が搭載される。これがChampion 1.0に標準の機能なのか、NEC向けの独自拡張なのかは判断できないが、構造的にはFSB Bridge #5/#6に外付けの形でキャッシュを利用できたようだ。

 確かにこの位置にキャッシュを持てれば、FSBの帯域が足りない問題にある程度の解決策となるだろう。

 余談であるが、同様にChampion 1.0を搭載したと思われる三菱電機のapricot FT8000シリーズのモデル800は、Pentium Pro 200MHz×8の構成に「4MBのシステムキャッシュ」を搭載しているとする。

 上図の構成で、FSB Bridge #5/#6にそれぞれ2MBのL3キャッシュを持っていたように読める。またNECは、1998年11月には、L3キャッシュを32MB×2に増強したExpress5800/190DProをリリースしており、キャッシュ容量にはかなり柔軟性があったようにも思えるが、この頃同社はセミカスタムに近い形で各メーカーの仕様にあわせたチップセットをリリースしているので、これがChampion 1.0の標準的な仕様かどうかは断言できない。

 Champion 1.0はまだRCCがベンチャーということもあり、幅広い採用というには至らなかった。当時はまだx86のサーバー市場そのものが小さかったという問題もある。

前へ 1 2 3 4 次へ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

ASCII.jp特設サイト

ASCII.jpメール デジタルMac/iPodマガジン

ASCII.jp RSS2.0 配信中

ピックアップ

富士通パソコンFMVの直販サイト富士通 WEB MART