2014年7月にPentiumの20周年記念モデルとして「Pentium G3258」が発売された。そこでこの機会に、Pentium20年の歴史を振り返ってみよう。前回はP5世代を解説したので、今回はP6世代を解説しよう。
P5と平行して開発が進んでいた
P6マイクロアーキテクチャー
P5コアの開発と並行して、やはりインテル内部ではP6の開発が始まっていた。開発開始は1990年6月で、開発拠点は同社のオレゴンのデザインセンターである。
1990年というのはまだP5がリリースされる前、i486がリリースされたばかりの時期である。つまり、P6はP5とかなり開発期間が重なっていたことになる。
P6は、初期のコンセプトの段階ではVILWを含むさまざまな方式を検討するために、簡単なDFA(Data Flow Analyzer)と呼ばれるシミュレーションツールを作成し、性能の評価を行なった。その結果、スーパースカラー+アウトオブオーダーの構成が一番性能が高くなるという判断に至ったらしい。
ところが当時はスーパースカラーに関する研究や論文はいずれもRISCプロセッサをベースとしており、CISCのままアウトオブオーダーを実装した例、あるいは研究は皆無だったそうだ。
そこで、フロントエンドでx86のCISC命令をRISC風の内部命令に変換して処理する、というアイディアが生まれることになった。この発想が間違いではなかったのは、1993年に突如開発の始まったAMDのK5や、1993年にリリースされたNexGenのNx586が、いずれもx86命令をフロントエンドでRISC命令に変換して実行する方法を実装したことからもわかる。
それぞれの開発開始時期を考えると、「ある1社の方法を他社が真似した」わけではなく、各社がそれぞれ最適な方法を考えた結果、同じ結論に達したと考えるべきである。そして、この方式は正しい選択であった。
P6コア初のプロセッサー
Pentium Proの誕生
さて、最大3命令同時デコード、最大5命令発行のアウトオブオーダーという、P5と比べて十分重厚な構成となったP6コアであるが、最初の製品である「Pentium Pro」は、CPUコアだけで5.5万トランジスタに達した。
これは当初の0.6μm BiCMOSプロセスでは306mm2に達しており、2次キャッシュまで実装しきれないという問題が出た。そのため、2次キャッシュはダイの外に取り付けざるを得なかった。
このあたりは、1次キャッシュだけでそこそこの性能が出たP5との違いであり、2次キャッシュを省いたP6コアの性能が悲惨なのは、後にCovingtonコアのCeleronで再確認することになる。
したがって2次キャッシュを搭載したのは正解なのだが、この当時はコアと等速で動くことを重視し、インテルとしては初になるMCM(Multi-Chip Module)構成にしたのは、パッケージングにとって挑戦であった。結果、歩留まりは悪いわ、コストが高くなるわと散々だったのは仕方のないところだ。
しかも、がんばって150~200MHzで動かしたため、当初のTDPは31.7W(150MHz・256KB L2)~37.9W(200MHz・512KB L2)に達した。これはPentium MMX 233MHzのTDP(17W)の倍以上の数字で、放熱にも気を配る必要があった。
そして、大きなダイ+オフチップ2次キャッシュなので価格が下がるわけもなく、1993年11月の発表時には一番安い150MHz版で974ドル、200MHz+512KB L2版は1989ドルというぶっ飛んだ価格になった。ここまで高いとコンシューマー向けにはまるで向いていないことは明白であった。
また、実際にベンチマークをしてみると、32bit命令は高速ながら、当時主流だったWindows 95ではむしろPentiumに劣る結果が出てきたのは、Windows 95がまだかなりの部分が16bit命令で記述されており、Pentium Proは16bitへの最適化が十分でなかったことによる。
結果としてPentium Proはコンシューマーにはほとんど普及しなかった。その一方で当初からマルチプロセッサーに対応しており、純正チップセットで最大4P、サードパーティ(ServerWorks)製のチップセットでは6Pや8P構成が可能であった。
OSの方もこの頃にはWindows NT Serverをはじめ、いくつかのOSがSMP(対称型マルチプロセッシング)対応になっていたため、急速にシェアを伸ばすことになり、RISCベースのサーバーから市場を次第に奪うことになる。
Pentium Proは“Pro”という名称に相応しく、エンタープライズやワークステーション市場で確実に受け入れられたため、このあたりまで勘案するとPentium Proは成功した製品と言って問題ないだろう。
性能面でも、当初は0.6μmプロセスだったのが、後に0.35μmのCMOSプロセスに切り替わり、最大1MBの2次キャッシュを搭載した製品も追加された。
→次のページヘ続く (Socket 7の廃止を目論むPentium II)
この連載の記事
-
第768回
PC
AIアクセラレーター「Gaudi 3」の性能は前世代の2~4倍 インテル CPUロードマップ -
第767回
PC
Lunar LakeはWindows 12の要件である40TOPSを超えるNPU性能 インテル CPUロードマップ -
第766回
デジタル
Instinct MI300のI/OダイはXCDとCCDのどちらにも搭載できる驚きの構造 AMD GPUロードマップ -
第765回
PC
GB200 Grace Blackwell SuperchipのTDPは1200W NVIDIA GPUロードマップ -
第764回
PC
B100は1ダイあたりの性能がH100を下回るがAI性能はH100の5倍 NVIDIA GPUロードマップ -
第763回
PC
FDD/HDDをつなぐため急速に普及したSASI 消え去ったI/F史 -
第762回
PC
測定器やFDDなどどんな機器も接続できたGPIB 消え去ったI/F史 -
第761回
PC
Intel 14Aの量産は2年遅れの2028年? 半導体生産2位を目指すインテル インテル CPUロードマップ -
第760回
PC
14nmを再構築したIntel 12が2027年に登場すればおもしろいことになりそう インテル CPUロードマップ -
第759回
PC
プリンター接続で業界標準になったセントロニクスI/F 消え去ったI/F史 -
第758回
PC
モデムをつなぐのに必要だったRS-232-CというシリアルI/F 消え去ったI/F史 - この連載の一覧へ