このページの本文へ

ロードマップでわかる!当世プロセッサー事情 第247回

半導体プロセスまるわかり リーク電流解決の切り札HKMG

2014年04月07日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷

難航する新材料の選定
さらに製造も高難度に

 さて、そのHfであるが、実際にはハフニウムそのものではなく、HfO2(酸化ハフニウム)をベースとしたものである。

 ハフニウム酸化ハフニウムという素材になじみのない方が多いと思うのでそれぞれWikipediaへのリンクを張っておくが、あまり一般的に使われる材料ではない。一般的に使われない、ということは要するに材料への研究がそれほど盛んではないという意味でもあり、どうしても適切な材料を探し出すには時間がかかる。

 インテルは1990年中旬からこの新材料の研究を行なっていたそうで、IEEE Spectrumという学会誌に発表されたレポートによれば、Al2O3(酸化アルミニウム)、TiO2(酸化チタン)、Ta2O5、HfO2、HfSiO4(ケイ酸ハフニウム)、ZrO2(酸化ジルコニウム)、ZrSiO4(ジルコン:ケイ酸塩鉱物の一種)、La2O3(酸化ランタン)などの材料をHigh材料の候補としてテストしたとしている。

 最終的にはこのなかからHfO2をベースとした材料で決まったわけだが、これを使って製造する場合は、猛烈に手間がかかるのも問題であった。要するにこの当時、HfO2ベースの合金をしっかり製造できる製造装置そのものが存在しなかったため、これを装置メーカーと共同で製造するための時間も必要になったというわけだ。

HfO2をベースに製造するのは手間がかかる。まずなにかの酸化物を基板表面に集積させ(Step1)、揃ったところで(Step2)次の材料を集積させ(Step3)、最後に余分なものがなくなって構造ができる(Step4)という仕組み。「一度に1分子づつの製造が必要」

 ちなみに上のHfO2のリンク先にもある通り、HfO2そのもののKは25程度であり、このままでは希望するKには満たない。そこで他に様々な金属を混ぜた合金とすることで40近いKを実現した模様だが、その詳細は学会などでも一切発表されていない。ある意味、秘中の秘である。

 ところでHigh-K材料がなかなか実現しなかったのは、単に適切なKを持つ材料を見つけるだけでなく、High-K材料そのものにまつわる困難さもある。

 あくまでもHigh-K材料は絶縁膜であって、その上にゲート部を設ける必要があるのだが、ここにSiを持ってくると、接触面で不具合(defect)が発生し、しきい値電圧が上昇する(Threshold voltage pinning)という現象や、内部でフォノン振動(Phonon scattereing)が発生し、電子の流れが遅くなるといった問題が発生することもまたよく知られていた。

High-K材料そのものにまつわる困難さの話は他にも色々あるのだが、しきい値電圧が上昇することと、フォノン振動が発生することの2つが一番有名な大問題

 これを解決したのが、ゲート電極にSiとは異なる金属使う構造(Metal Gate)にすることである。要するにHigh-K材料+Metal Gateという形でこれを解決したわけだ。よくHKMGと呼ぶのは、このHigh-K+Metal Gateの頭文字を取った略称である。

 このゲートに適切な金属を探し出すのにもまたずいぶん時間がかかった。ちなみにこのHKMGを製造するには、Gate-FirstとGate-Lastという2種類の方法がある。

 Gate-Firstというのは、まず最初にHigh-K絶縁膜とメタルゲートを製造してしまい、その後でソース/ドレインを構成するというもので、従来の半導体プロセスそのままの流れで製造可能である。

 大手では、GLOBALFOUNDRIESが同社の32nm SOIプロセスにこのGate-FirstのHKMGを採用したことで有名である。Gate-First方式は、コスト面では有利なのだが、その一方でソース/ドレインを製造する際の熱処理工程がHigh-K絶縁膜やメタルゲートに影響を及ぼしやすい(特にPMOSのメタルゲート材料にこれが顕著だといわれる)という欠点がある。

PMOSとNMOSでは異なるメタルを利用している

 もう1つがGate-Lastで、まずダミーのゲートを構成してからソース/ドレインを形成、次いでダミーのゲートを除去してあらためてHigh-K絶縁膜・メタルゲートを形成するという方法である。GLOBALFOUNDRIES以外のメーカーはほとんどがこのGate-Lastの方法を採用しており、インテルもGate-Last方式を利用している。

 こちらは熱処理による影響がHigh-K絶縁膜やメタルゲート材料に及ばないために性能が安定する反面、当然ながら高コストになるし、プロセス自身も余分な手間がかかるので、より製造に時間がかかる欠点がある。ただ市場は、より安定した方を好んだ結果として、GLOBALFOUNDRIESも20nm世代ではGate-Last方式に製造方式を切り替えている。

※お詫びと訂正:記事初出時、GLOBALFOUNDRIESも28nm世代ではGate-Last方式に製造方式を切り替えている。と記述しておりましたが、正しくは20nm世代になります。訂正してお詫びします。

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン