ロードマップでわかる！当世プロセッサー事情 第241回

半導体プロセスまるわかり　新技術導入で浮上した銅汚染問題

「微細化＝性能向上」の終焉
銅汚染という新たな問題が浮上

　さて、ここからは連載239回の冒頭で書いた「Free lunch」の説明に入りたい。Free lunchというのは直訳すれば「無償の昼食」だが、要するに「プロセスを微細化しさえすれば性能改善が手に入った」時代を指す。これはおおむね180～150nm世代までである。

　では「Free lunchが終わった時代」とはなにかというと、「微細化だけでは性能改善に足りないので、色々と策を講じる必要が出てきた時代」である。その最初のものが130nm世代である。配線の微細化を進めてゆく過程で、配線が細すぎて配線抵抗が上昇するようになった。これは以下の問題がクローズアップされるようになった。

• 配線抵抗増加により消費電力と発熱が無視できないレベルに増加した
• 回路内の寄生容量と配線抵抗により信号遅延が問題になるレベルになった^※2

^{※2：コンデンサー(寄生容量)と抵抗(配線抵抗)により、RC回路と呼ばれるものが生成されてしまい、これが信号遅延の原因となる。}

　この解が配線材料の変更で、アルミから銅に配線材料を切り替えるとクリアできることはこの当時広く知られていた。このテクノロジーの先駆者はIBMで、1997年末にIEDM(International Electronic Device Meeting)において250nmプロセスに銅配線を採用した事例を発表。1998年9月には180nmプロセスを使った「PowerPC 740/750」の出荷をアナウンスする(関連リンク)。

　もっとも「知られている」≠「誰でも使える」であって、当時の技術ではCopper contamination(銅汚染)の問題が解決できなかった。これはアルミニウムと同じように銅を使って配線層を形成すると、銅がシリコン中に拡散して汚染してしまう問題で、銅汚染されたシリコンはまともにトランジスタが動かなくなるため、配線層で銅を食い止めるための技法をどう開発するか、が非常に大きな問題だった。

　AMDは当初独自でこれを開発しようとしたが失敗、最終的にMotorolaと共同開発で銅汚染問題をクリアした。そのため、銅配線プロセスはMotorolaと同じ「HiP6L」というプロセス名となっている。まずはK75コアに銅配線を適用したK76コアを2000年頃から一部投入、本格採用をしたのは2000年6月に投入されたThunderbirdコアからとなった。

Thunderbirdこと「AMD Athlonプロセッサー」

　インテルは130nmのP858で銅配線を初めて採用している。このあたりは比較的綺麗に移行できた例だが、大失敗したのがTSMCである。同社もやはり130nmプロセスで銅配線を採用しようとしたが、銅汚染の問題解決に1年以上を要した。このトラブルをモロに被ったのがTransmetaの第2世代Crusoeで、出荷が1年以上遅れた話は以前連載58回で解説した通りである。

銅汚染の問題で出荷が1年以上遅れた、Transmetaの第2世代Crusoe「TM5800」

　技術的には、銅配線を実現するために必須となった技術がCMPとダマシンプロセスである。CMPというのはChemical Mechanical Polishing(化学機械研磨)というもので、ものすごく微細な研磨剤を使ってシリコンやその上に積層した様々な材料を平らに研磨するための技法である。

　ダマシンプロセスはダマスカスに伝わる象嵌と良く似た方法であるところからこの名前がついたらしいが、溝を掘ってそこに金属を流し込み、次いで表面を研磨することで溝の中だけに金属を残すという手法である。この手法のためには表面の研磨が鍵であり、そこでCMPが役に立つというわけだ。

　このCMPとダマシン、さらにはデュアルダマシン(配線と一緒に垂直貫通電極も作りこむ方法)が確立したことで、やっと銅配線が広く利用できるようになった。

　微細化に加えて新技術を投入しないと性能改善が得られなくなった、というあたりが「Free lunchの終わり」なわけだが、この当時はまだそこまでは意識していなかったと思う。ただ後から振り返ると、この130nmの銅配線が最初の出来事であったのは間違いない。これに続き、プロセスノードごとに次々と新しい技術を投入する必要が出てくる。ということで、続きは次回にしよう。