このページの本文へ

ロードマップでわかる!当世プロセッサー事情 第161回

グラフで見るインテルCPUアーキテクチャーとプロセスの進化

2012年07月23日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷

グラフ1 プロセスルールと最高動作周波数の変化

 これらのグラフを見返してみると、改めて「Pentium 4」のアーキテクチャーが異様だったことが再確認できる。今回取り上げた5種類の製品群は、Pentium 4を除けばいずれもP6アーキテクチャーの発展拡張型である。「Pentium Pro」で始まったP6アーキテクチャーで、16bit演算を強化したのが「Pentiunm II」、そこに「SSE」を搭載したのが「Pentium III」であった。

 そのPentium IIIをベースに、「クロック・ゲーティング」や「MicroOpsフュージョン」といった技術を加えて、再設計したのが「Pentium M」。それをデュアルコア化したのが「Core Duo」となる。Core Duoを元に、スーパースカラーの命令発行数を増やしたのが「Core 2 Duo」。Core 2 Duoを元にPentium 4的なトレースキャッシュの機構を追加したり、「AVX」命令などを追加したのがCore i7シリーズとなる。もちろん大きく改良が施されているから、P6アーキテクチャーと“同一”というくくりで見てはいけないが、それでもプロセスの微細化と動作周波数の向上が比較的直線近似的に並ぶあたり、「血筋は同じ」ということだろう。

 ただ、グラフ1を見てわかるとおり、4GHz手前あたりで伸びが明確に止まっている。このあたりから動作周波数の向上を打ち止めにして、コア数やGPUコアの搭載などに方向性を変えたのだが、45nmあたりから動作周波数の伸びが鈍化しているのは明確だ。この先、例えば14nm世代になっても、動作周波数は4GHzを大きくは超えないだろう、ということが推測される。

ダイサイズは100mm2がひとつの基準に

グラフ3 プロセスルールとダイサイズの変化

 次なるグラフ3は、プロセスとダイサイズの関係をまとめたものである。基本的に同一アーキテクチャーに属す製品は、プロセスの微細化にともなってダイサイズを縮小していく傾向がある。P6やPentium 4、Core i7シリーズなどがその典型例で、世代ごとに機能拡張やキャッシュ増量を果たしていながらも、ダイサイズは確実に縮小している。これによって、同じウェハーから取れるチップの数が増えるから、製造原価は確実に下がるというわけである。

 もっとも、何事にも例外はある。Pentium MやCore 2の世代の場合、元々のダイサイズが100mm2前後と小さいこともあってか、プロセスの微細化でさらにダイサイズを減らす方向ではなく、むしろ機能を追加することで性能を改善する方向に向かったのがわかる。グラフ3を見る限り、100mm2前後というのがひとつの境目にあるようで、これを下回ったらそれ以上ダイの削減は行なわず、むしろ機能増強をメインとするようだ。また、100mm2前後までダイサイズが縮まったタイミングで、次の製品ファミリーが投入されるという傾向も見て取れる。

 この考え方で言えば、現在第3世代が登場しているCore i7は、もう少しダイサイズを縮める方向の改善ができそうな雰囲気である。順序から言えば、現在22nmプロセスで「Ivy Bridge」が投入されており、2012年は同じ22nmで「Haswell」が登場する。その先は14nmに移行した「Broadwell」、次に14nmの改良版「Skylake」、Skylakeを10nmにシュリンクした「Skymont」といったコード名が聞こえてきている。

 だがグラフ3を見ている限り、まだCore iシリーズでも微細化版が投入されても不思議ではない気がする。HaswellがCore iシリーズの名を継承するかどうかは微妙だが、200mm2を超えるダイサイズの製品を新ブランドで投入しつつ、Core iシリーズの名を継ぐメインストリーム~ローエンド品を投入する、といったプランがあるのかもしれない。

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン