このページの本文へ

MIC(Many Integrated Core)アーキテクチャーが製品化へ

Larrabeeついに!50コアの並列演算コプロセッサ「Xeon Phi」

2012年06月20日 06時00分更新

文● TECH.ASCII.jp

  • この記事をはてなブックマークに追加
  • 本文印刷

 6月18日(現地時間)、米インテルは50以上のコアと8GB以上のメモリを搭載するHPC向けコプロセッサ「Xeon Phi」(ジーオン・ファイ)を発表した。

「Xeon Phi」はPCI Expressカードとして登場する予定だ

 Xeon Phiは、かつてコード名「Larrabee」(ララビー)として開発が始まり、コード名「Knights Corner」(ナイツコーナー)として開発が続けられたMIC(Many Integrated Core)アーキテクチャーの製品。同社のCPU製品と同じ命令セットを採用しており、多くの開発者が使っているインテルアーキテクチャーのプログラミングモデルや開発技法、ツールが利用できるという大きなメリットを持つ。

 ホストOSから独立したLinuxベースのOSを動作させる仕組みを持っており、アプリケーションからはHPCに最適化・高度に並列化されたコンピューティングノードとして認識されるという。そして、この機能により、GPU ベースの代替技術では利用できなかったクラスターソリューションをより柔軟に実装できるとしている。

 本製品にXeon E5ファミリを組み合わせたペタスケールクラスのスーパーコンピュータ「Stampede」(開発コード名)を開発中で、2013年初頭までに稼働を開始する。また、クレイやデル、HP、IBM、NECなど、44のメーカーが製品ロードマップへの組み込みを表明しているという。

■関連サイト

カテゴリートップへ

ピックアップ