ロードマップでわかる！当世プロセッサー事情 第127回

CPU黒歴史 いくつ知ってる？ 幻のマイナー系x86 CPU

Cyrix M3「Jalapeno」

　幻となったCyrixの「Jalapeno」については、連載初期の第9回で少し触れているが、Cyrixが1998年に発表したグラフィック統合型CPUである。

　Cyrixは当時、CPUのみの製品からグラフィック機能を統合した製品へと、舵を切り始めていた。当時のグラフィック統合型と言えば「Media GX」(後にGeodeと改称される)があったが、これはさすがに性能が足らなすぎた。

　そこでまず「Cayenne」と呼ばれる製品が、1997年のMPFで発表された。Cayenneは1997年登場の「M2」のコアをベースに、MMX周りを強化するとともに、「3DNow!」に近いFPU命令を追加。このCPUコアにグラフィック、メモリーコントローラーを統合するものだった。Cayenneは「MXi」という製品名になる予定だった。

　Jalapenoはこれに続くもので、まったく新しい11段のパイプライン構造を持つCPUコアに、256KBの2次キャッシュとメモリーコントローラー、グラフィックなどを統合する構成だった。製品化されれば、これが「M3」となる予定だった。

　そのM3の内部構造は図1のようになっている。これはCyrixがMicro Processor Forum(MPF) 1998で発表した資料を元に筆者が作成したものだが、同時2命令発行構成のインオーダーであった。

図1 M3の内部構造(筆者作成)

　Cyrixは「アウトオブオーダー形式を採用する前に、やれることはいっぱいある」というのが信念で、M3の構成もそれを踏襲したものだ。しかしALUはインオーダー構成なのに5つもあったり、命令キューが各実行ユニットごとに設けられたりと、いろいろ独特な構成になっているのがわかる。

　当時の見積もりでは、0.18μmプロセスを使って600MHz動作が可能という話だった。またグラフィックユニットを搭載していることを考慮してか、メモリーにはDirect RDRAMを2チャンネル搭載するという構成だった。また「BTB」(Branch Target Buffer)が1024エントリとか、2段構成のTLBなど、今から思えば明らかに装備過剰な構成で、「これならば3命令同時発行のアウトオブオーダーのCPUでも作れたんじゃないか？」と思わせるものがあった。

　微妙なのはグラフィック周りだが、MPFでの発表によれば、ATIの「Rage 128」とほぼ同等程度の性能で、これをより少ないトランジスター数で実現できるとしていた。その理由としてCyrixは、「通常のグラフィックチップがいずれもASICのスタンダードセル(標準的な設計要素)を使って製造しているのに対して、M3ではカスタムデザインセルを使って高速化しているからだ」と説明していた。

　このJalapenoが出荷されたら面白かったのだろうが、実際にはその前にCyrixがVIA Technologiesに買収されてしまい、計画そのものがキャンセルされて出荷に至らなかった。