ロードマップでわかる！当世プロセッサー事情 ― 第123回

CPU黒歴史 Athlonまでの中継ぎが四球で失点？ K6-III

2011年10月24日 12時00分更新

	AMD K6-III

　CPU黒歴史AMD編の2回目は、「Sharptooth」のコード名で知られた「AMD K6-III」を取り上げたい。「K6」世代の最終製品として、わりと華々しく発表されたにも関わらず、K7登場までをつなぎきれずに失速。ひっそりと表舞台から消えた、ある意味かわいそうな製品でもある。

K5では競合に対抗できず
AMDが目を付けたのはNexGen


K5～K6世代までのAMD CPUロードマップ

　まずは、元になったK6ファミリーの話から始めよう。K6ファミリーの変遷は連載64回で詳しく解説しているので、そちらも参照していただきたい。1997年に、AMDが「Pentium」への対抗策としてリリースした「K5」は、性能的にPentiumやCyrixの「6x86」に及ばず、また動作周波数も上げにくかった。

　しかし、その対策として新しいプロセッサーの開発を進めてはいたが、新しいアーキテクチャーをスクラッチから起こすとなると、通常は数年単位の期間がかかる。その期間、新製品なしというわけにはいかなかった。そこでAMDが目をつけたのが、「Nx586」をリリースし、続いて「Nx686」を開発していたNexGen社である。

　NexGenについては連載65回でも触れているが、当時x86互換プロセッサーを手がけていたファブレスベンダーである。1993年に登場したNx586は、専用のチップセットやマザーボードが必要(つまりソケット互換性はない)だったり、FPUが内蔵されていない(別途Nx586FPというFPUが必要)などの問題はあったものの、2命令のスーパースカラーで「RISC86」というx86命令をRISC命令に変換して処理するプロセッサーだった。

　同社には日本のアスキーやヤマハ、COMPAQや伊オリベッティといった企業が出資しており、さらに富士通やヒューレット・パッカードとも関係していた。そんな事情で最初の試作はヤマハの0.5μmプロセスで行なわれたが、量産品はIBMのファウンダリーを使い、0.5μmのCMOS 5Lプロセスでリリースされた。その後は0.44μmのCMOS 5Sプロセスに切り替わり、やや高速化された。

　だが命令セット的に言えば、Nx586は「超高速な386互換プロセッサー」であって、486やPentiumで追加された命令などは一切サポートしていなかった。そこでこうした新命令を追加するとともに、アウトオブオーダーまで搭載しようとしたのが、続いて開発したNx686である。

　1995年に開催された半導体業界のイベント「Micro Processor Forum」(MPF)で、当時NexGenのCPUアーキテクトを勤めたGreg Favor氏がNx686について講演している。それによると、デコーダは2命令/サイクルの構造で、これを最大4命令のRISC86命令に変換する。Favor氏は「Pentium Proは3命令/サイクルのデコーダーを持ちながら、1サイクルあたり4μOpsしか生成できないから同等である」と述べている。

　また、Pentium Proが32bit命令では平均1.5μOp/x86命令、16bit命令では平均2μOp/x86命令の変換効率となるのに対して、Nx686では32bit命令で平均1.2μOp/x86命令、16bit命令で平均1.5μOp/x86命令になるため、より高速にデコード処理が可能であるとしていた。またNx686は、性能はともかくFPUも内蔵された。ほかにも合計48KBのキャッシュを搭載するとしていた点も、大きな改良点である。

前へ 1 2 3 4 次へ

ツイートする