このページの本文へ

前へ 1 2 3 4 次へ

ロードマップでわかる!当世プロセッサー事情 ― 第103回

PS3で初採用 次世代GPU用メモリーも狙うXDR DRAM

2011年05月30日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷

 今回は米Rambusのメモリー技術「XDR DRAM」シリーズについて解説したい。インテルとの協業によるDirect RDRAMのPC用メインメモリーへの展開は、連載100回で解説したとおりうまくいかなかった。

 短期的な視野で言えば、インテルはDirect RDRAMからDDR SDRAMに乗り換えるにあたって、それなりの金額をRambusに支払っている。また、その後もライセンス契約を長期にわたって結ぶという形で報いたから、Rambusも決して損はしなかっただろう。そうは言っても、PC用メインメモリーという巨大なマーケットを逃したのは大きな痛手であり、その要因がインテルの実装だけの問題ではなく、Rambus側の体制にもいろいろ問題があったのは事実である。

信号速度の高速化が
配線遅延の問題を生む

 Direct RDRAMののち、Rambusは新メモリーバスの規格だけでなく、高速アナログ伝送技術全般の技術提供という方向に舵を切ることになる。こうした方向転換は、Direct RDRAMからXDR DRAMへの技術的な改良でも行なわれた。

 まず最初にシングルエンドの信号方式の放棄が行なわれた。Direct RDRAMまでは、シングルエンドを維持したままの速度を上げてきた。しかしこの方式はノイズなどに弱いという話は、FB-DIMMの回でも触れたとおりである。そこでXDR DRAMでは、ディファレンシャル(差動)方式に切り替えている。もっとも後で触れるが、完全にディファレンシャルではなく、シングルエンドとディファレンシャルの混合であった。

 これに伴い、配線に関しても大きな変更がなされた。これはRambusが特許を持つ「FlexPhase」と呼ばれる技術を、全面的に使ったものである。

 Direct RDRAMを含む従来のDRAMでは、パラレルバスという伝達方式であった。例えばメモリーチップからの読み込みを考えてみよう。SDRAM/DDR系なら8bit、Direct RDRAMなら16bit、GDDR系なら32bitが、それぞれのメモリーチップの持つデータバス幅である。クロックを供給すると、8bit幅なら8bit分のデータが一度にまとめて出てくることになる。

 問題は、メモリーチップを出るときにはデータがまとまっていても、それがメモリーコントローラーに入るときにはばらついてしまい、必ずしも一緒になるとは限らないということだ。信号伝達速度が上がった結果、以前ならば問題なかった配線の微妙な差が、下手をすればクロック半サイクル分の大きな差になりかねない。

 一般的に銅線上での電気信号の速度上限は、光速の3分の2程度と言われる。そこで速度上限を20万Km/秒程度と想定しよう。ここに1GHzの信号を流すと、波長は20cmほどになる計算だ。「20cmなら楽勝だろう」と思われるかもしれないが、これは理想的な状態の話。実際にはもっと遅くなるし、信号速度が上がるとこれに反比例して波長は短くなる。そのためおおむね10cm未満、通常の設計時は5cm程度を想定しているようだ。

 ということは、配線長の差が5cmを超えると、完全に1クロック分ずれて届くことになってしまう。実際には半クロック分にあたる2.5cm分もずれると、まともに送受信ができなくなる。そのため、配線長の差がこの範囲に収まるように設計しなければならない。だが、これは簡単ではない。

前へ 1 2 3 4 次へ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

ASCII.jp特設サイト

ASCII.jpメール デジタルMac/iPodマガジン

ASCII.jp RSS2.0 配信中

ピックアップ

富士通パソコンFMVの直販サイト富士通 WEB MART