このページの本文へ

前へ 1 2 3 4 5 6 次へ

Sandy Bridgeこと新Core iシリーズが登場 ― 第2回

詳細解説 これがSandy Bridgeのアーキテクチャーだ

2011年01月06日 11時30分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷
Sandy Bridge

 既報のとおり、「Sandy Bridge」のコード名で紹介されてきた新しいCore i7/i5/i3シリーズのプロセッサーが発表された。製品のバリエーション紹介やベンチマークによる性能解説はそれぞれの記事を参照していただくとして、本稿ではSandy Bridgeの内部アーキテクチャーについて解説する。

 なお、本稿では特に区別する必要がない限り、新プロセッサーをまとめてSandy Bridgeと記述する。

Sandy Bridgeアーキテクチャーの概要

図1 Sandy Bridge全体の構造

 図1はSandy Bridge全体の構造である。これは4コアのCore i7/5のケースで、CPUコアが2つのCore i3もラインナップされている(モバイル向けは2コアのCore i7/i5もあり)。主な特徴としては、以下の要素がNehalem(Core i7-900番台)/Clarkdale(デスクトップ向けのデュアルコアCore i5/3)世代から大きく異なる点である。

  • ClarkdaleまでのCore iシリーズと異なり、CPUコアとGPU、従来のMCHの働きをする「System Agent」が、すべてひとつのダイに集約されている。
  • 「LLC」(Last Level Cache、Nehalem世代までの3次キャッシュに相当)が複数に分割され、全CPUコア+GPUで共用される。
  • 各CPUコア/LLCとGPU、System Agentは、双方向のリングバスで接続される。

 そのほかに細かい特徴としては以下のものが挙げられる。

  • ディスプレーコントローラーをGPUコアから分離してSystem Agent側に実装したことで、画面のリフレッシュがリングバスの帯域を占有する可能性を排除した。
  • GPUコアの性能を改善した。
  • DMIを2倍の転送速度を持つDMI 2.0に改善した。
  • CPUコア自体のIPCを改善した。
  • AVX命令を実装した。

 次ページからは、各特徴をもう少し細かく見ていこう。

前へ 1 2 3 4 5 6 次へ

この特集の記事

注目ニュース

ASCII倶楽部

最新記事

ASCII.jp特設サイト

ASCII.jpメール デジタルMac/iPodマガジン

ASCII.jp RSS2.0 配信中

【ニコ生】AMD新CPU Ryzen大解説

スマホやタブレットからはniconicoアプリをダウンロードのうえ、こちらからご覧ください
ピックアップ

富士通パソコンFMVの直販サイト富士通 WEB MART