ロードマップでわかる！当世プロセッサー事情 ― 第67回
CPUアーキテクチャーの進化
CPU高速化の常套手段 パイプライン処理の基本 【その1】
2010年09月06日 12時00分更新
これをもっと高速化したい、という場合にはさらにパイプラインのステージを細分化することもある。図6では各ステージが3つの回路で構成されていたが、これを全部ばらばらにして、細かくラッチを入れた図8のような回路にした場合、動作周波数をさらに高速化できる(図9)。
 |
|---|
| 図8 さらに細分化したステージ |
 | 図9 図8での命令処理の流れ |
|---|
これなら各々の処理に起因する遅れはさらに少ないから、ラッチのタイミングをもっと高速にしても十分間に合う。その分クロックの速度を引き上げられるというわけだ。こうした細分化したパイプライン構造を、「Super Pipelinging」(スーパーパイプライニング)、あるいは「Hyper Pipelining」と呼ぶ。
もっとも、こうしたパイプラインの増加は2つのデメリットがある。ひとつはパイプラインストールやパイプラインハザードなど、予想外の事態によりパイプライン処理が止まったり、やり直しになったりした場合、その影響が非常に大きいことだ。
もうひとつは、ラッチの数そのものが大幅に増えたことによる、消費電力の増大である。Pentium 4のNetburst Architectureの場合、前者は設計段階から想定されており、これを補うための仕組みが用意されていたが、後者に対する備えが甘かった。これが結果的に消費電力の増大や過大な発熱につながり、最終的には製品寿命を縮めることになってしまった。
ということで次回はパイプライン処理の問題とその対策を解説したい。
この連載の記事
- 第66回 x86 CPUアーキテクチャーの進化を振り返る
- 第65回 CyrixにIBMにRiSE、マイナー系x86ベンダー総ざらえ
- 第64回 価格性能比に優れたK7でシェアを伸ばしたAMD
- 第63回 x86初期からK5まで AMDの歩みを振り返る
- 第62回 モバイル専用からインテルの救世主になったPentium M
- 第61回 AMDのプレッシャーに苦しんだNetburst世代のインテル
- 第60回 市場を席巻したPentium～Pentium III世代のインテル
- 第59回 i4004から486世代まで インテルCPUを一気に振り返る
- 第58回 低消費電力CPUと言えば、忘れちゃいけないTransmeta
- 第57回 ラインナップが広がるAtom CPUのロードマップ
- この連載の一覧へ
