アクテルジャパン(株)は24日、第3世代のワンチップフラッシュFPGA(Field Programmable Gate Array)(※1)“ProASIC3(プロエーシック3)”シリーズを今年の第4四半期をめどに量産開始すると発表した。システムゲート数が3万~100万の“ProASIC3”と、システムゲート数が60万~300万の“ProASIC3E”をラインナップする。
“ProASIC3/E” |
“ProASIC3”は2002年1月に発表した“ProASIC Plus”シリーズの後継機種にあたるフラッシュFPGA。初めてオンチップで1024bitのユーザーが利用可能な不揮発性フラッシュメモリーを内蔵し、システムゲート数を3万~300万(ProASIC Plusは75万~100万)に増やすとともに、最大504kbitのトゥルーデュアルポートSRAMと最大616のユーザーI/Oに対応したのが特徴。64bit/66MHz PCIもサポートする。各シリーズの特徴は以下の通り。
ProASIC3
- システム・ゲート数:3万~100万
- トゥルー・デュアルポートSRAM:1万8000~10万8000ビット
- ユーザーI/O:81~288
- システムクロック数:最大350MHz
- コア電圧:1.5V
- 動作I/O電圧:1.5/1.8/2.5/3.3V
- バンク選択可能なI/O電圧:チップあたり最大4バンク
ProASIC3E
- システム・ゲート数:60万~300万
- トゥルー・デュアルポートSRAM:10万8000~50万5000ビット
- ユーザーI/O:最大616
- システムクロック数:最大350MHz
- コア電圧:1.5V
- 動作I/O電圧:1.5/1.8/2.5/3.3V
- バンク選択可能なI/O電圧:チップあたり最大8バンク
チップには、1024bit(128bit×8page)の不揮発性フラッシュメモリーのほか、最大6つのPLL(Phase Locked Loop)によるクロック調整回路を内蔵しており、不揮発性メモリーにインターネットプロトコル(IP)対応機器のアドレス指定や、システムのキャリブレーションセッティングの保存、シリアル番号や日付の書き込みなど、さまざまなシステムアプリケーションに使用可能という。システムが使用可になるまでの時間も10μ秒まで短縮されている(SRAMデバイスの場合約500m秒)。
セキュリティー機能も強化され、プログラムの書き込みは128bitのAESアルゴリズムで暗号化(AES複合機能を内蔵)されるほか、未承認のユーザーがFPGAの内容を読み取りできないようにする79~263bit長の“FlashLookセキュリティーシステム”も搭載しているという。
製造プロセスは7層メタルレイヤー(銅6層とアルミ1層)のLVCMOSを採用。ソフトウェアツールとして『Libero Gold Edition』や『FlashPro3』などを提供するという。
マーケティング担当副社長のデニス・キッシュ氏 |
FPGAの市場の動向 |