このページの本文へ

東芝、単一電子現象を応用した暗号処理用超小型物理乱数生成回路を開発

2002年12月05日 17時13分更新

文● 編集部

  • この記事をはてなブックマークに追加
  • 本文印刷

(株)東芝は5日、ナノメートル(nm)スケールの半導体素子に特徴的に現れる単一電子現象を利用して、暗号処理チップの小型化・省電力化が可能な高度な物理乱数生成回路を開発したと発表した。

単一電子現象は、電子1個が通れるほどのナノメートルスケールの構造において、電子が準不安定な場所を選んで不規則に流れるという現象。今回発表した回路では、この不安定さを乱数生成に応用している。

写真
ナノスケールの起伏を有するシリコン表面の原子間力顕微鏡像

具体的には、膜厚2.5nm以下のシリコン層の表面にナノメートルスケールの起伏を薬品で形成させた単一電子トランジスター(SET)において、単一電子現象によりON/OFF電流をランダムに発生させることで、非周期的でランダムな乱数を生成する。

これにより乱数源から直接乱数を生成でき、従来の高精度の物理乱数生成回路(乱数源→増幅器→アナログ・デジタル変換器→ソフト処理→乱数)と比較すると大幅に手順が削減される。

回路のサイズは1μm角程度(従来は100~10mm角)、消費電力は1.5nW程度(従来の約1000万分の1)。外付け回路は不要で、小型モバイル機器にも高度な暗号処理回路を容易に搭載できるようになるという。

カテゴリートップへ

注目ニュース

ASCII倶楽部

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン