このページの本文へ

ラムバス、次世代高速信号技術“Yellowstone”の中核となる“FlexPhase”回路技術を発表

2002年07月02日 23時58分更新

文● 編集部 佐々木千之

  • この記事をはてなブックマークに追加
  • 本文印刷

ラムバス(株)は2日、都内のホテルにおいて“RAMBUS Developer Forum Japan 2002(RDF Japan 2002)”(※1)を開催した。RDF Japan 2002の基調講演の中で同社は、2001年10月に発表した次世代高速信号技術“Yellowstone”の中核となる“Yellowstone FlexPhase”回路技術を世界に先駆けて発表した。展示会場では技術のデモンストレーションも披露した。

※1 RDF Japan 2002はラムバスが主催する、Rambusメモリーや関連技術に関する開発者向け技術セミナー。今回が4回目で、会期は3日までとなっている。参加は無料だが、事前の登録が必要(今回の受付は終了している)。

米ラムバス社CEOのジェフ・テイト(Geoff Tate)氏
米ラムバス社CEOのジェフ・テイト(Geoff Tate)氏

基調講演では、米ラムバス社CEOのジェフ・テイト(Geoff Tate)氏に続いて各部門の担当副社長が次々と登場、テクニカルセミナーでの技術解説に先立って、RDRAM、チップ間高速シリアルインターフェース技術“RaSer(レーザー)”、チップ間高速パラレルインターフェース技術“Yellowstone(イエローストーン)”の概要について紹介した。なかでもYellowstoneに関しては、高速データ転送を可能にするための新回路技術“Yellowstone FlexPhase(フレックスフェーズ)”を世界で初めて発表した。

RDRAMと、RDRAMメモリーモジュールのロードマップ
RDRAMと、RDRAMメモリーモジュールのロードマップ

1ピンあたり最大6.4Gbpsのデータ転送レートを持つYellowstone

ラムバスによると、Yellowstoneは次世代メモリー向けの信号技術で、1つの信号線において400MHzのクロックを使い、1クロックで8bitを転送する(ODR:Octal Data Rate)ことによって、3.2Gbpsというデータ転送レートを得るという。要求に応じてさらに倍の6.4Gbpsまでの高速化を予定しており、毎秒10~100GBという超高速バンド幅を持つメモリーに対応するという。Yellowstoneは、初めてデータ/クロックともに差動信号(Differential Rambus Signaling Levels:DRSL)を使ったDRAM用信号技術で、メモリーデザインが単純ですみ、メモリーはプラスチックBGAパッケージ、メモリーモジュール基板も4層と現行の低価格技術が利用でき、従来必要とされていた終端抵抗も不要となる。このため将来は、現在一般的なDRAMと同程度の価格での提供が可能だとしている。

Yellowstoneによっって、メモリーバンド幅を大きく引き上げることが可能という
Yellowstoneによっって、メモリーバンド幅を大きく引き上げることが可能という

今回発表したYellowstone FlexPhaseは、メモリーコントローラーとメモリーチップを繋ぐ各信号ピンに回路を追加し、各ピンが独立してデータ送出タイミングを制御できるようにする技術。FlexPhase技術によって、プリント基板上でメモリーコントローラーとメモリーチップの各ピンの配線長を揃える必要がなくなり、メモリーレイアウトの自由度が高まるとしている。また、従来の信号技術と比較してデータ転送のロスや遅延を回避できるため、同じクロック周波数においてもデータ転送速度は20%向上できるという。

Yellowstone FlexPhase回路技術の概要
Yellowstone FlexPhase回路技術の概要
Yellowstone技術のデモ基板
展示会場のラムバスブースに展示していたYellowstone技術のデモ基板

6.4Gbpsのデータ転送が可能なRaSer

RaSerはチップ間通信、Fibre Channel、Gbit Ethernet、スイッチ/ネットワークバックプレーンなどに向けたシリアルインターフェースコアで、低消費電力や低コストが特徴。3.125GbpsまでのRaSerシリアルインターフェースコアはネットワーク機器やLSIに採用されているという。基調講演では、米国でラムバスが6月24日に発表した、従来の2倍の6.4Gbpsの転送速度を持つ、新しい“RaSer V”シリアルインターフェースコアを紹介した。従来のRaSerシリアルインターフェースコア(3.125Gbsp)に対する下位互換性を持ちつつ、1つのコアで2.5~6.4Gbpsまで対応、ASICやASSP(Application Specific Standard Product)への実装が容易、といった特徴を持つものだとしている。

RaSer Vシリアルインターフェースコアのロードマップ
RaSer Vシリアルインターフェースコアのロードマップ
ラムバス以外の技術も含めた、インターフェース技術の比較ダイヤグラム
ラムバス以外の技術も含めた、インターフェース技術の比較ダイヤグラム

展示会場のラムバスブースでは、Yellowstone技術による3.2Gbpsでのデータ転送、およびRaSerシリアルインターフェースコアによるデータ転送のデモンストレーションを行なっていたが、技術セミナーの合間には質問しようとする技術者が絶えないほどで、来場者の関心の高さを示していた。

RaSer Vシリアルインターフェースコアの動作デモ
RaSer Vシリアルインターフェースコアの動作デモ
“RIMM 4200”の動作デモ
“RIMM 4200”の動作デモ。Intel 845Eチップセットを使っていた
RIMM 4200デモシステムのベンチマーク表示のアップ
RIMM 4200デモシステムのベンチマーク表示のアップ

カテゴリートップへ

注目ニュース

ASCII倶楽部

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン