このページの本文へ

  • はてなブックマークに登録
  • del.icio.usに登録
  • livedoorクリップに登録
  • Buzzurlに登録
  • StumbleUponに登録
  • Google Bookmarksに登録
  • Facebookでシェア
  • Yahoo!ブックマークに登録
  • お気に入りに登録
  • 本文印刷

東北大学とシャープ、3次元フラッシュメモリーの基礎技術を開発

2001年12月05日 15時31分更新

文● 編集部

東北大学電気通信研究所舛岡研究室とシャープ(株)は4日、大容量フラッシュメモリー向けに、3次元構造(多段縦積み構造)メモリー素子の基礎技術開発に成功したと発表した。

この3次元メモリー素子は、データやプログラムを記憶させるメモリーセルを縦方向に立体的に構成する素子構造を採用する。これにより、ビットあたりの占有面積を大幅に削減できるという。従来型では、メモリーセルは平面的に構成され、微細化や1個のメモリーセルに2bit以上の情報を蓄える多値化によって容量を向上してきた。

試作した2段縦積み素子
試作した2段縦積み素子

今回の開発では、メモリーセルを2段縦積みにした素子を試作し、フラッシュメモリーとしての基本動作である書き込み/消去特性を確認した。3次元素子構造にすることで、一般的なNANDタイプなど従来の2次元構造を持つフラッシュメモリーで物理的に実現できる1メモリーセルあたりの最小面積4×(最小デザインルール幅の二乗)を、50パーセント以上削減できるという。

また、従来からのセルサイズを縮小するための自己整合技術を応用し、縦方向フラッシュメモリーのフローティングゲート(浮遊ゲート)を自己整合的に一括加工する要素技術を開発した。これによりコストに影響を与えるメモリーセル加工周りの工程数削減が可能になる。フラッシュメモリーの信頼性に影響するトンネル酸化膜への熱的なダメージの抑制も可能になった。自己整合技術は、LSIの製造工程で数種類の配線やホールをフォトリソ技術を使用せずに重ね合わせる技術。重ね合わせの余裕が不要となり、セルサイズを小さくできる。

今後舛岡研究室とシャープは、3次元構造のフラッシュメモリーの基本的な特性研究を継続し、フラッシュメモリーをハードディスクの代替品として使用するフラッシュファイルの実現も視野に入れ、0.1μm以下のプロセスにおける大容量(16Gbit以上)フラッシュメモリーの実現に向けた共同開発を推進していくという。

カテゴリートップへ

注目ニュース

最新記事

ASCII.jp特設サイト

ASCII.jpメール デジタルMac/iPodマガジン

ASCII.jp RSS2.0 配信中

ピックアップ

富士通パソコンFMVの直販サイト富士通 WEB MART