1日に終了した“IDF Spring 2001”では、インテル社幹部のキーノートスピーチを中心に塩田紳二氏のレポートをお届けしたが、IDFではキーノート以外に数多くの技術セッションが行なわれた。その中から、デスクトップPCのメインメモリに関するセッションをデジタルバイヤー誌のレポートでお届けする。
「ベストなP4プラットフォームはRDRAM」
IDFの目玉といえば、インテルエグゼクティブ達によるキーノートスピーチ。ユーモアを交えつつ最新技術動向を披露するキーノートスピーチはカンファレンスの大きな華だが、その後にも最新動向がたっぷり詰まった技術セッションが目白押しだ。その中でも今回特に興味深かったのは、“デスクトップPCのメインメモリ”に関するセッションだ。ここ最近は“DDR SDRAM”に関する話題ばかりで、市場ではすっかり影が薄くなってしまった“RDRAM”。だが、どうやらこれが再びインテルのメインストリームPC用メモリの主役に返り咲きそうな気配になってきた。
 |
|---|
| インテルのメモリロードマップを公開したピーター・マクウィリアム氏(Intel Architecture Labs、Intel Fellow) |
このセッションでインテルが公開したメモリロードマップでは、2001年はハイエンドPCはRDRAM、ローエンドはSDRAM、そしてメインストリームは両者の共存という形。2002年から2003年にかけては、そのメインストリームもRDRAMに置き換わるという見通しを示した。DDR SDRAMはといえば、2002年前半の位置に“?”マーク付きで出てくるにとどまる。
これに絡むインテルの戦略としては、まずはこの春からPentium 4の“アグレッシブな”プロモーションを開始。2001年後半にSDRAMサポートのチップセット“Brookdale”(開発コードネーム)をリリースし、システムのトータルコストを下げてメインストリームへの普及を図る。そして2002年には……。ここで従来ならばDDR SDRAMサポートの“Brookdale-DDR”(開発コードネーム)が登場していたのだが、インテルのフォーカスはこちらではなく、このあとの2002年後半に登場する新しいRDRAMベースのプラットフォーム。これは後述する“4iアーキテクチャ”、しかもデータ転送クロックを1GHzに拡張した新規格にも対応するという。“Brookdale-DDR”も、当初の予定どおり2002年前半リリースへ向けて開発は続けるものの、“もしものときの保険”といった感触だ。しかも、サポートするのは“DDR200(PC1600 DDR SDRAM)”でしかなく、明らかに力が入っていない。
 |
|---|
| インテルが公開したメモリロードマップ。2002年以降はRDRAMがメインストリームPCでも主役になる。DDR SDRAMは“?”マーク付きに格下げ(!?)されてしまった |
「RDRAMプラットフォームは今も、そして今後もベストなPentium 4プラットフォームだ」このセッションのメインスピーチを行なったインテルのピーター・マクウィリアムズ(Peter MacWilliams)氏(Intel Architecture Labs、Intel Fellow)は、こう力強く締めくくった。たしかにPentium 4の400MHzのFSBと組み合わせた2チャネルのPC800 RDRAMは、すばらしいパフォーマンスを実証しており、優れたプラットフォームであるのは間違いない。複数チャネルを実装できるのは、狭いバス幅(9bit)で高速転送が可能なRambusプロトコルならではのアドバンテージで、64bitバスのSDRAMやDDR SDRAMではおいそれと実現できるものではない。
2002年、RDRAMが大幅に安くなるこれだけの理由
この大逆転の背景には、なんといっても一気に加速した“RDRAMのローコスト化への道のり”が具体化し、普及価格帯で提供できるメドがたったことが大きい。そのローコスト化の要因として、IDFに出席したメモリベンダが声を揃えるのは、次のようなものである。
- 4iアーキテクチャの採用
- RDRAM製造ノウハウの蓄積
- プロセスルールの縮小
- チップの高密度化
- ローコストパッケージの採用
最大のキーワードとなるのが、各社ともに強調する“4i(4 independent bank)アーキテクチャ”の採用だ。RDRAMのバンク数を、32バンクから4バンクに減らしたアーキテクチャをこう呼んでいる。従来は32バンクでセンスアンプを2バンクずつ共有していたものを、SDRAMなどと同様に4つに減らし、バンクごとに独立して(independent)センスアンプを設けるようにした。ここで問題にしている“バンク”とは、“メモリソケットやチップ実装面の数(RAS＝Row Address Strobeの数)”ではない。“メモリの総容量を適当な単位で分割したセルブロック”を指している。このバンクアーキテクチャの変更は、RDRAMの高コストの要因であった“ダイ・オーバーヘッド”(SDRAMに比べてトランジスタ数が多い＝ダイサイズが大きい＝製造原価高い)の削減に大きく貢献する。
 |
|---|
| エルピーダメモリ(株)の“ダイオーバーヘッド”に関する資料。4iアーキテクチャでは“DDRx32”、512Mbit品では“DDRx16”をも逆転する。ちなみに、x32、x16など、“x～”で表される数字はDRAMチップが1クロックで出力できるデータbit数。64bitバスのSDRAMやDDR SDRAMでは、モジュール全体で1クロックに64bit出力する必要がある。メモリチップの高密度化が進んでモジュール上のチップが少なくなると1チップに対する負担が増し、64MBモジュールを製造するためにはx32が必要となる。このインターフェイス部分は逆にDDR SDRAMの大きなオーバーヘッドだ |
これに拍車をかけるのが、日々の技術革新によるプロセスルールの縮小、それに伴なう“チップの高密度化”だ。現在主流は128Mbit品(メモリ1チップの容量が128Mbit＝8チップで128MB)だが、2001年後半あたりから256Mbit品に主流が移行。2002年後半には512Mbit世代に突入する。プロセスルールが縮小すれば当然ダイサイズは小さくなり、4iアーキテクチャの512Mbit品ではダイオーバーヘッドはないに等しくなる(1～3％)。また、チップの高密度化が進めばモジュールを構成するチップや配線を減らすこともできる。たとえば、PCB(プリント基板)レイヤ。韓国のサムスン電子社は、128Mbit品では8層が必須だったが、256Mbit品なら6層、512Mbit品なら4層も可能だという。
 |
|---|
| (株)東芝が示した“PC800 RDRAMの歩留まり向上”を示すグラフ。各社とも2001年後半にはほぼ100％PC800品がとれるようだ。2001年第4四半期からは“PC1066 RDRAM”の生産が始まる |
そして、RDRAM製造ノウハウの蓄積によるPC800製品の歩留まり向上、およびテスティング(製品試験)コストの削減である。米Rambus社は自社工場を持たないどころか、製造活動自体をしないIP(Intellectual Property＝知的財産)メーカーであるがゆえ、実際にライセンスを受けたメーカーがRDRAMを製造する段階でいろいろと問題があったようで、当初は歩留まりがなかなか向上しないという問題があった。ここにきて、各社のノウハウを蓄積し、製造技術が洗練されておきており、現行の最高速製品である“PC800 RDRAM”は各社とも順調に歩留まりが向上、100％にも達する勢いであるという。このノウハウの蓄積は、テスティングにかかるコスト削減をももたらしており、サムスン電子では、2001年第4四半期にはSDRAMと同程度にまで下がると予想している。
 |
|---|
| サムスン電子が示したRDRAMのコスト削減へのマイルストーン。ダイオーバーヘッド(Die Penalty)の削減の過程も明確にわかる |
もちろん、これまでも二転三転してきたメモリプラットフォームのロードマップ。今後変更がないとは言えないが、RDRAMのローコスト化へのマイルストーンはかなり具体的で、一度挫折を経験してノウハウを積んでいるだけに現実性も高い。ただし、AMDのAthlon/Duron用プラットフォームにおいてはRDRAMという選択肢は(少なくとも現時点では)考えられず、DDR SDRAMへの移行が着々と進行中だ。また、i820+RDRAMがつまづいたのは、価格よりも何よりも、PC100 SDRAMに対してパフォーマンス面で確たる優位がなかった点も大きい。現在のi850におけるRDRAMの性能にしても、Pentium 4の高いFSB性能が大きく寄与している面もあり、SDRAMベースであるBrookdaleの出来次第ではどう転ぶかわからない。これら次世代メインメモリを巡る攻防からはまだしばらく目が離せそうもない。
 |
|---|
| エルピーダメモリが示した、メモリ製品全体に占める各メモリアーキテクチャの割合予測。2001年第4四半期にはRDRAMが30％に達する見込みだという |
