このページの本文へ

日立がLSI設計用の論理回路段数圧縮技術を開発

2001年01月26日 20時30分更新

文● 編集部

  • この記事をはてなブックマークに追加
  • 本文印刷

(株)日立製作所の情報コンピュータグループは26日、LSI設計用の論理最適化ツール『BN-1』を開発、2月1日に販売を開始すると発表した。販売とサポートはセイコーインスツルメンツ(株)が行なう。

『BN-1』は、同社の中央研究所で開発した独自の論理段数圧縮アルゴリズム“RTLモーフィング”(Register-Transfer Levelモーフィング)を採用した製品。遅延時間が考慮されていない、あるいは経験の少ない設計者が作成したような、ハードウェア記述言語で記述された論理回路“RTL”を、最適設計されたように変形(モーフィング)できるという。従来の設計フローのまま、BN-1を適用でき、RTLモーフィングの効果が得られるという。従来数ヵ月から1年近くかかっていた大規模システムLSIやプロセッサーの設計期間を1~2ヵ月短縮でき、同社がスーパーコンピューター用LSIの設計に適用した結果では、実際に設計期間を1~2ヵ月短縮できたとしている。

同社は今後、EDA(Electronic Design Automation)製品の製品化を検討しており、3年後にはEDA事業で月1億円の売り上げを計画している。

カテゴリートップへ

注目ニュース

ASCII倶楽部

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン