(株)富士通研究所は12日、ノッチ構造の金属ゲートを用いたゲート長0.1μm以下のMOSトランジスターを開発したと発表した。これにより、コンピューターのCPUなどに使われるハイエンドMOSトランジスターへの適用を目指すとしている。
LSIの高性能化、高集積化を図るため、ゲート長が0.1μm以下の微細なトランジスターの開発が活発に進められている。トランジスターのゲート電極には、通常ポリシリコンが用いられるが、ゲート長が短い場合は、ゲート抵抗を低く抑えることが難しく、またゲート空乏化によりトランジスターの動作に必要な電流を十分に引き出せないといった問題があるという。一方、金属ゲートを用いたトランジスターは、抵抗が低く、ゲート空乏化が発生しないうえ、今後の発展が期待されている高誘電体ゲート絶縁膜と組み合わせられるといった利点があるという。しかし、金属ゲート電極に用いる金属の仕事関数がポリシリコンの仕事関数とは異なるため、通常のトランジスターの不純物プロファイルをそのまま用いると、しきい値電圧が約0.7V高くなるという。
ゲート空乏化：ポリシリコンゲート電極を用いたトランジスターでは、トランジスターがオン状態になるようにゲート電圧を加えると、ゲート絶縁膜の界面近くで、ゲート中の自由電子がなくなってしまう領域がわずかに形成される状態。 |
|---|
| 金属ゲートMOSトランジスタの断面図。(a)が今回、開発した構造 |
今回、金属ゲートの一部にノッチ(刻み目)を入れることにより、しきい値電圧を低く抑えたまま、ロールオフ耐性を大幅に向上させたMOSトランジスターを開発できたという。
ロールオフ耐性：ゲート長を短くすると、トランジスターがオフしにくくなり、しきい値電圧が低下する。このようなしきい値電圧とゲート長との関係(ゲート長依存性)をロールオフ特性という。 |
|---|
| ノッチ構造を有する金属ゲートの断面写真 |
金属ゲートは、下部が窒化チタン(TiN)、上部がタングステン(W)の2層構造で、Wをドライエッチングした後にTiNをウェットエッチングするとノッチ構造が形成される。ノッチのサイズは約20nm(ナノメートル)で、ゲート絶縁膜は、厚さ3.5nmのシリコン酸化膜。このノッチ構造を持つ金属ゲート用いることで、ゲート長0.08μmで、しきい値電圧が0.2VのpMOSトランジスターを製作できたとしている。
この技術により、ゲート長0.1μm以下の領域で、ロールオフ耐性があり、適切なしきい値電圧をもつトランジスター特性を得ることに成功したとしている。今後、この技術をさらに発展させ、2004年～5年の実用化を目指して、金属ゲートを用いた微細トランジスターの開発を進めていく予定としている。
