このページの本文へ

サイリックス、次世代プロセッサーのコア・アーキテクチャー“ハラペーニョ”を発表

1998年10月15日 00時00分更新

文● 報道局 小林久

  • この記事をはてなブックマークに追加
  • 本文印刷

 米サイリックス社は、13日(現地時間)、同社の次世代プロセッサーのコア・アーキテクチャー(コード名:ハラペーニョ)を発表した。6x86以来の新しいアーキテクチャーで、11ステージのパイプライン処理により、動作周波数は600MHz以上。パイプライン化された2組のFPU/MMXユニット、256KBのオンチップL2キャッシュ、毎秒3.2GBの転送レートに対応したメモリーコントローラーなどを搭載。ダイサイズは、0.18μmプロセスの採用によって、120平方mm程度に収まる見込み。同アーキテクチャーは、'99年第4四半期に出荷予定の『M3』の中核となるという。

カテゴリートップへ

注目ニュース

ASCII倶楽部

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン